

256 Kbit (32 K × 8) nvSRAM

特性


- 访问时间为 25 ns 和 45 ns
- 内部采用了 32 K x 8 的组织方式 (CY14E256LA)
- 只需连接一个小电容器,即可在断电时实现自动存储
- ■可通过软件、器件引脚或断电时自动存储触发存储到 QuantumTrap 非易失性元件
- 可通过软件或加电触发回读 到 SRAM
- 无限次读、写和回读周期
- 一百万次的 QuantumTrap 存储 周期
- 20 年的数据保留时间
- 5 V ± 10% 单电源供电
- ■工业级温度
- 44 引脚薄小外型封装 (TSOP) II 类型和 32 引脚小外形集成电路 (SOIC) 封装
- 无铅并满足有害物质限制 (RoHS) 规定

功能说明

赛普拉斯 CY14E256LA 是一种快速的静态 RAM,并且每个存储器单元中都包含了非易失性元件。存储器采用了 32 KB 的组织方式。嵌入式非易失性元件通过采用 QuantumTrap 技术,打造出了世界上最可靠的非易失性存储器。SRAM 能够实现无限次读写周期,而独立的非易失性数据则存储在高度可靠的 QuantumTrap单元中。断电时,数据会从 SRAM 自动转移到非易失性元件内("存储" 操作)。加电时,数据会从非易失性存储器存储到SRAM("回读"操作)。"存储"和"回读"操作均能在软件控制下执行。

要获取相关文档的完整列表,请单击此处。

逻辑框图





目录

引脚分布	3
·····································	


SRAM 读取	
SRAM 写入	
自动存储操作	
硬件存储操作	
硬件回读 (加电)	
软件存储	
软件回读	
阳止自动存储	
数据保护	_
最大额定值	
工作范围	
直流电气特性	
数据保留时间和耐久性	. 8
电容	.8
热阻	.8
交流测试负载	
交流测试条件	. 9
\$ 1.55. <u></u>	10

SRAM 读周期	10
SRAM 写周期	10
开关波形	10
自动存储/加电回读	12
开关波形	
软件控制的存储/回读周期	
开关波形	13
硬件存储周期	
开关波形	14
SRAM 操作的真值表	
订购信息	15
订购代码定义	15
封装图	16
缩略语	17
文档规范	
测量单位	17
文档修订记录页	18
销售、解决方案和法律信息	19
全球销售和设计支持	19
产品	
PSoC 解冲方安	10



引脚分布

图 1. 44 引脚 TSOP II /32 引脚 SOIC 的引脚分配



引脚定义

		-
引脚名称	I/O 类型	说明
A ₀ -A ₁₄	输入	地址输入。用于选择 nvSRAM 的 32,768 字节中的某个字节。
DQ ₀ -DQ ₇	输入/输出	双向数据 I/O 线。根据操作将该引脚作为输入或输出线路使用。
WE	输入	写使能输入,低电平有效。当芯片被使能,并 $\overline{\text{WE}}$ 为低电平时, I/O 引脚上的数据被写入到指定的地址位置内。
CE	输入	芯片使能输入,低电平有效。该引脚为低电平时,将选择芯片。处于高电平时,则取消选择芯片。
ŌĒ	输入	输出使能,低电平有效。低电平有效 \overline{OE} 输入在读周期内使能数据输出缓冲器。在 \overline{OE} 为高电平时, I/O 引脚会进入三态。
V_{SS}	接地	器件的接地。必须连接到系统地。
V _{CC}	电源	器件的电源输入。
HSB	输入/输出	硬件存储繁忙(HSB)。该输出为低电平时,它表示硬件存储正在执行过程中。如果在芯片外部将其置于低电平,那么它会开始执行一个非易失性存储操作。每次执行完硬件和软件存储后,都将在一小段时间(t _{HHHD})内使用标准的高输出电流将 HSB 驱动为高电平,然后使用一个内部弱上拉电阻保持该引脚的高电平状态(选择性使用外部上拉电阻连接)。
V _{CAP}	电源	自动存储电容。在断电期间给 nvSRAM 供电,以便在该过程中将数据从 SRAM 存储到非易失性元件内。
NC	无连接	无连接。该引脚未与芯片连接。

注释:

- 1. 1 Mbit 的地址扩展。 NC 引脚未连接到芯片。 2. 2 Mbit 的地址扩展。 NC 引脚未连接到芯片。
- 3. 4 Mbit 的地址扩展。 NC 引脚未连接到芯片。
- 4. 8 Mbit 的地址扩展。 NC 引脚未连接到芯片。 5. 16 Mbit 的地址扩展。 NC 引脚未连接到芯片。



器件操作

CY14E256LAnvSRAM由两个相同物理单元中的成对功能组件组成。它们分别是一个 SRAM 存储器单元和一个非易失性QuantumTrap单元。SRAM储存器单元可作为标准快速静态RAM工作。SRAM中的数据被传输到非易失性单元(存储操作),或从非易失性单元传输到 SRAM(回读操作)。使用该独特的架构,所有单元都可以并行存储和回读。在存储和回读操作期间,SRAM 读写操作被禁止。与典型的 SRAM 相同,CY14E256LA支持无限次的读写操作。此外,它还提供了无限次数的从非易失性单元的回读操作以及多达 100 万次的存储操作。请参考第 15页上的 SRAM 操作的真值表,以便了解读写模式完整的说明。

SRAM 读取

当 CE 和 $\overline{\text{OE}}$ 均为低电平,并且 $\overline{\text{WE}}$ 和 $\overline{\text{HSB}}$ 均为高电平时,CY14E256LA 将执行读周期。引脚 A_{0-14} 上指定的地址确定32,768个数据字节中需要访问的某一个字节。当读取由地址转换触发时,输出在经过 t_{AA} (读取周期 1) 时间后有效。如果 $\overline{\text{CE}}$ 或 $\overline{\text{OE}}$ 启动了读取操作,输出在 t_{ACE} 或 t_{DOE} 中较晚者时有效(读取周期 2)。数据输出在 t_{AA} 访问时间内反复响应地址变化,而不需要切换任何控制输入引脚。这一直有效,直到另一个地址变化或直到 $\overline{\text{CE}}$ 或 $\overline{\text{OE}}$ 变为高电平,或者 $\overline{\text{WE}}$ 或 $\overline{\text{HSB}}$ 变为低电平为止。

SRAM 写入

当 CE 和 WE 均为低电平且 HSB 为高电平时,将执行写循环。地址输入稳定后才会进入写周期,并且该输入必须保持稳定状态,直到 CE 或 WE 在周期结束时变为高电平为止。如果在 WE 控制的写操作结束前或在 CE 控制的写操作结束前,数据在 t_{SD} 的时长内有效,那么通用 I/O 引脚 DQ₀₋₇ 上的数据将被写入到存储器中。在整个写周期期间保持 OE 为高电平可以避免通用 I/O 线路上出现数据总线冲突。如果 OE 为低电平,那么在 WE 变为低电平之后,内部电路将在 t_{HZWE} 时间内关闭输出缓冲器。

自动存储操作

CY14E256LA 通过下面三个方法中的一个,可以将数据存储到 nvSRAM 内:由 HSB 激活的硬件存储操作;由地址序列激活的 软件存储操作;器件断电时的自动存储。自动存储操作是 QuantumTrap 技术独有的特性,在 CY14E256LA 上默认使能了该特性。


在正常工作中,器件从 V_{CC} 接收电流,然后给 V_{CAP} 引脚上连接的电容器充电。芯片使用该存储的电荷执行单个存储操作。如果 V_{CC} 引脚的电压下降到 V_{SWITCH} 以下,器件会自动将 V_{CAP} 引脚与 V_{CC} 的连接断开。通过 V_{CAP} 电容器提供的电源触发存储操作。

注意: 如果电容器未与 V_{CAP} 引脚连接,那么必须使用 第 6 页上的阻止自动存储中指定的软序列来禁用自动存储。如果在 V_{CAP} 引脚上没有电容器时使能自动存储,则器件将在没有足够电荷的情况下尝试执行自动存储操作以完成存储。这样会破坏 V_{CAP} 中存储的数据。

图 2 显示的是正确的自动存储操作存储电容器(V_{CAP})连接情况。请参考第7页上的直流电气特性,以便了解V_{CAP}的大小。V_{CAP}引脚上的电压通过芯片上的调压器输送给V_{CC}。将一个上拉设置为WE上,以便在加电过程中使其保持为非活动状态。只有WE信号在加电期间处于三态时,该上拉才有效。很多MPU在加电时会使它们的控制进入三态。使用上拉时必须验证这种情况。当 nvSRAM 退出加电回读时,MPU必须处于活动状态或者WE保持为非活动状态,直到MPU退出复位状态为止。

为了减少不必要的非易失性存储,将忽略自动存储和硬件存储操作,除非在最新的存储或回读周期之后发生了至少一次写操作。 无论是否发生了写操作,都会执行软件触发的存储周期。系统会 监控 HSB 信号以检测自动存储周期是否在进行之中。

图 2. 自动存储模式



硬件存储操作

CY14E256LA 提供了 $\overline{\text{HSB}}$ 引脚,用于控制和确定存储操作。使用 $\overline{\text{HSB}}$ 引脚以请求硬件存储周期。当 $\overline{\text{HSB}}$ 引脚被设置为低电平时,CY14E256LA 将经过 t_{DELAY} 时间后会有条件地启动存储操作。只有最后一个存储或回读周期后对 SRAM 进行了写操作时才会开始实际的存储周期。 $\overline{\text{HSB}}$ 引脚还起到开漏驱动器(内部 100 $k\Omega$ 弱上拉电阻)的作用,它在存储(通过任何手段触发)进行时在内部驱动为低电平以指示繁忙状态。

注意: 在每次进行硬件和软件存储操作后, HSB 会在一段较短的时间(t_{HHHD})通过标准输出高电流变为高电平,然后通过内部 100 kΩ 上拉电阻一直保持为高电平。

在 HSB 通过任何手段变为低电平时进行的 SRAM 写操作可<u>在启</u>动存储操作之前的一段时间(t_{DELAY})内完成。但是,在 <u>HSB</u>变为低电平后所请求的所有 SRAM 写周期都被禁止,直到 HSB回复为高电平为止。如果未设置写锁存,那么 HSB 不会被 CY14E256LA 置为低电平。但是<u>所有</u> SRAM 读和写周期都被禁止,直到 MPU 或其他外部源使 HSB 变回高电平为止。



在整个存储操作期间,无论它是如何被启动的,CY14E256LA 都会继续将 HSB 引脚设置为低电平,存储完成时才会释放。存储操作完成,并且 HSB 引脚返回到高电<u>平后</u>, nvSRAM 存储器访问将被禁用 t_{LZHSB} 时长。如果不使用 HSB ,请保持它的未连接状态。

硬件回读 (加电)

加电时或任何低功率状态后($V_{CC} < V_{SWITCH}$),内部回读请求都将被锁存。如果 V_{CC} 再次超过了 V_{SWITCH} 的检测电压,将自动启动回读周期并需要进过 $t_{HRECALL}$ 的时间来完成。在此期间内,HSB 驱动器会将 HSB 置为低电平。

软件存储

通过软件地址序列将数据从 SRAM 传输到非易失性存储器内。按顺序准确从六个特定地址执行连续的 CE或 OE 控制的读周期后,可以启动 CY14E256LA 软件存储周期。在存储周期期间,首先擦除上一个非易失性数据,接下来执行非易失性元件程序。启动存储周期后,将禁用后续的输入和输出,直到该周期完成为止。

由于特定地址的读取序列用于存储启动,所以在该序列中要避免 其他读或写访问的干预,否则该序列将被中止,并且不会发生任 何存储或回读操作。

若要启动软件存储周期,必须执行下列读取序列:

- 1. 读取地址 0x0E38, 有效读取
- 2. 读取地址 0x31C7, 有效读取
- 3. 读取地址 0x03E0, 有效读取
- 4. 读取地址 0x3C1F, 有效读取
- 5. 读取地址 0x303F, 有效读取
- 6. 读取地址 0x0FC0, 启动存储周期

通过使用 CE 控制的读取或 OE 控制的读取,并且保证 WE 在六个读取序列中始终保持为高电平状态,可以给软件序列提供时钟脉冲。在输入序列中的第六个地址之后,存储周期将立即开始,且芯片被禁用。 HSB 被置为低电平。达到 t_{STORE} 周期时间后,SRAM 再次被激活以进行读和写操作。

软件回读

通过软件地址序列将非易失性存储器内的数据传输到 SRAM 中。软件回读周期以与软件存储启动类似的<u>方式通过</u>读操作序列启动。若要启动回读周期,必须执行下列 CE 或 OE 控制的读操作序列:

- 1. 读取地址 0x0E38, 有效读取
- 2. 读取地址 0x31C7, 有效读取
- 3. 读取地址 0x03E0, 有效读取
- 4. 读取地址 0x3C1F, 有效读取
- 5. 读取地址 0x303F, 有效读取
- 6. 读取地址 0x0C63, 启动回读周期

在内部,回读程序包括两个步骤。首先,清除 SRAM 数据。然后,将非易失性信息传输到 SRAM 单元中。在 t_{RECALL} 周期时间后,SRAM 再次处于就绪状态,以进行读和写操作。回读操作不会更改非易失性元件中的数据。

表 1. 模式选择

CE	WE	OE	A ₁₄ -A ₀ ^[6]	模式	1/0	电源
Н	X	Х	X	未选中	输出高阻态	待机
L	Н	L	X	读取 SRAM	输出数据	活动
L	L	Х	X	写入 SRAM	输入数据	活动
L	Н	L	0x0E38 0x31C7 0x03E0 0x3C1F 0x303F 0x0B45	读取 SRAM 读取 SRAM 读取 SRAM 读取 SRAM 读取 SRAM 自动存储禁用	输出数据 输出数据 输出数据 输出数据 输出数据 输出数据 输出数据 输出数据	活动[7]

注释

- 6. CY14E256LA 上有 15 个地址行,其中只有较低的 14 个地址行被用于控制软件模式。
- 7. 六个连续的地址必须按下列顺序列出。 WE 在六个周期期间必须保持为高电平,以便使能非易失性循环。



表 1. 模式选择 (续)

CE	WE	ŌĒ	A ₁₄ -A ₀ ^[6]	模式	1/0	电源
L	Н	L	0x0E38 0x31C7 0x03E0 0x3C1F 0x303F 0x0B46	读取 SRAM 读取 SRAM 读取 SRAM 读取 SRAM 读取 SRAM 自动存储使能	输出数据 输出数据 输出数据 输出数据 输出数据 输出数据 输出数据 输出数据	活动 ^[8]
L	Н	L	0x0E38 0x31C7 0x03E0 0x3C1F 0x303F 0x0FC0	读取 SRAM 读取 SRAM 读取 SRAM 读取 SRAM 读取 SRAM 非易失性存储	输出数据 输出数据 输出数据 输出数据 输出数据 输出数据 输出数据 输出	活动 I _{CC2} ^[8]
L	Н	L	0x0E38 0x31C7 0x03E0 0x3C1F 0x303F 0x0C63	读取 SRAM 读取 SRAM 读取 SRAM 读取 SRAM 读取 SRAM 非易失性回读	输出数据 输出数据 输出数据 输出数据 输出数据 输出数据 输出数据 输出	活动 [8]

阻止自动存储

通过启动自动存储禁用的序列,可以禁用自动存储功能。使用与软件存储启动类似的方式<u>执行</u>读操作序列。如果要启动自动存储禁用序列,必须执行下列 **CE** 或 **OE** 控制的读操作序列:

- 1. 读取地址 0x0E38, 有效读取
- 2. 读取地址 0x31C7, 有效读取
- 3. 读取地址 0x03E0, 有效读取
- 4. 读取地址 0x3C1F, 有效读取
- 5. 读取地址 0x303F, 有效读取
- 6. 读取地址 0x0B45, 自动存储禁用

通过启动自动存储使能序列,可以重新使能自动存储。使用与软件回读启动类似的方式<u>执行读操作序列。如果要启动自动存储使能序列,必须执行下列 CE 或 OE 控制的读操作序列:</u>

- 1. 读取地址 0x0E38, 有效读取
- 2. 读取地址 0x31C7, 有效读取
- 3. 读取地址 0x03E0, 有效读取
- 4. 读取地址 0x3C1F, 有效读取
- 5. 读取地址 0x303F, 有效读取
- 6. 读取地址 0x0B46, 自动存储使能

如果自动存储功能被禁用或重新启用,则必须要触发手动存储操作(软件或硬件)才能在后续的断电循环中保存自动存储状态。器件出厂时已使能自动存储功能,且已在所有单元中写入了0x00。

数据保护

CY14E256LA 通过禁止外部启动的存储和写操作,可以避免在低电压状态下破坏数据。当 V_{CC} 低于 V_{SWITCH} 时,将检测<u>到低</u>电压状态。如果 CY14E256LA 在加电时处于写模式(CE 和 WE 均为低电平<u>),</u>则在回读或存储后将禁止进行写操作,直到经过 t_{LZHSB} (HSB) 到输出有效的时间)时长后使能 SRAM 为止。这样可以防止在加电或掉电时发生意外写操作。

注释

8. 六个连续的地址必须按下列顺序列出。 WE 在六个周期期间必须保持为高电平,以便使能非易失性循环。



最大额定值

超过最大额定值可能会缩短器件的使用寿命。这些用户指导未经 过测试。 存放温度-65 °C 到 +150 °C 最长的存储时间: 在 150°C 环境温度下1000 个小时 在 85°C 环境温度下 20 年 最高结温......150℃ V_{CC} (相对于 V_{SS})的供电电压范围-0.5 V 到 7.0 V 应用于高阻态的输出电压-0.5 V 到 V_{CC} + 0.5 V 输入电压-0.5 V 到 V_{CC}+ 0.5 V 处于接地电位的所有引脚上的 瞬变电压(< 20 ns)......-2.0 V 到 V_{CC} + 2.0 V

封装功率散耗能力 (T _A = 25 °C)1.0 W
表面贴装铅焊温度 (3秒)+260℃
直流输出电流 (一次一个输出,持续时间为 1 秒) 15 mA
静电放电电压 (根据 MIL-STD-883,方法 3015) > 2001 V 栓锁电流 > 200 mA

工作范围

范围	环境温度	V _{CC}
工业级	-40°C 至 +85°C	4.5 V 至 5.5 V

直流电气特性

适用条件为工作范围

参数	说明	测试条件	最小值	典型值 [9]	最大值	单位
V _{CC}	电源		4.5	5.0	5.5	V
I _{CC1}	V _{CC} 平均电流	t _{RC} = 25 ns t _{RC} = 45 ns 无输出负载下取得的值 (I _{OUT} = 0 mA)	I	I	70 52	mA mA
I _{CC2}	存储期间 V _{CC} 平均电流	所有输入无需关注, V _{CC} = t _{STORE} 期间的最大平均电流	ı	ı	10	mA
I _{CC3}	在 t _{RC} = 200 ns, V _{CC(Typ)} , 25 °C 条件下的 V _{CC} 平均电流	所有输入在 CMOS 电平循环。 无输出负载下取得的值 (I _{OUT} = 0 mA)。	I	35	_	mA
I _{CC4}	自动存储周期期间的 V _{CAP} 平均 电流	所有输入无需关注。 t _{STORE} 期间的平均电流	ı	ı	8	mA
I _{SB}	V _{CC} 待机电流	CE ≥ (V _{CC} - 0.2 V)。 V _{IN} ≤ 0.2 V 或 ≥ (V _{CC} - 0.2 V)。 非易失性循环完成后的待机电流强度。 输入处于静态状态。f = 0 MHz。	-	-	8	mA
I _{IX} ^[10]	输入漏电流 (HSB 除外)	V _{CC} = 最大值, V _{SS} ≤ V _{IN} ≤ V _{CC}	-1	_	+1	μΑ
	输入漏电流 (适用于 HSB)	V _{CC} = 最大值, V _{SS} ≤ V _{IN} ≤ V _{CC}	-100	ı	+1	μΑ
l _{OZ}	断开状态输出漏电流	V _{CC} =最大值,V _{SS} ≤V _{OUT} ≤V _{CC} , CE 或 OE ≥ V _{IH} 或 WE ≤ V _{IL}	–1	I	+1	μА
V_{IH}	输入高电平电压		2.0	_	V _{CC} + 0.5	V
V_{IL}	输入低电平电压		$V_{SS} - 0.5$	_	0.8	V
V _{OH}	输出高电平电压	$I_{OUT} = -2 \text{ mA}$	2.4	-	-	V
V_{OL}	输出低电平电压	I _{OUT} = 4 mA	-	-	0.4	V



直流电气特性 (续)

适用条件为工作范围

参数	说明	测试条件	最小值	典型值 [9]	最大值	单位
V _{CAP} ^[11]	存储电容器	介于 V _{CAP} 引脚和 V _{SS} 之间	61	68	180	μF
V _{VCAP} ^[12, 13]	器件在 V _{CAP} 引脚上驱动的最大 电压	V _{CC} = 最大值	I	ı	V _{CC} – 0.5	V

数据保留时间和耐久性

适用条件为工作范围

参数	说明	最小值	单位
DATA _R	数据保留时间	20	年
NV _C	非易失性存储操作	1,000	K

电容

参数 [13]	说明	测试条件	最大值	单位
C _{IN}	输入电容(HSB 除外)	$T_A = 25 ^{\circ}\text{C} \cdot f = 1 \text{MHz} \cdot V_{CC} = V_{CC(Typ)}$	7	pF
	输入电容(适用于 HSB)		8	pF
C _{OUT}	输出电容(HSB 除外)		7	pF
	输出电容(适用于 HSB)		8	pF

热阻

参数 [13]	说明	测试条件	44 引脚 TSOP II	32 引脚 SOIC	单位
Θ_{JA}	热电阻 (结温到室温)	根据 EIA/JESD51 的要求,测试条件遵循测试热电阻的标准测试方法和流程。	41.74	41.55	°C/W
$\Theta_{\sf JC}$	热电阻 (结温至壳温)		11.90	24.43	°C/W


注释:


^{12.} 当选择 V_{CAP} 电容器时,提供 V_{CAP} 引脚上的最大电压(V_{VCAP})作为指导。在工作温度范围内, V_{CAP} 电容器的额定电压应高于 V_{VCAP} 电压。13. 这些参数仅通过设计保证,并未经过测试



交流测试负载

图 3. 交流测试负载





交流测试条件

输入脉冲电平	0 V 到 3 V
输入上升和下降时间(10%~90%)	<u>≤</u> 3 ns
输入和输出的时序参考电平	1.5 V




交流开关特性

适用条件为工作范围

参数	[14]	DH 147	25	ns	45	ns	** **
赛普拉斯参数	备用参数	→ 说明	最小值	最大值	最小值	最大值	单位
SRAM 读周期							
t _{ACE}	t _{ACS}	芯片使能访问时间	_	25	_	45	ns
t _{RC} ^[15]	t _{RC}	读周期时间	25	_	45	-	ns
t _{AA} ^[16]	t _{AA}	地址访问时间	-	25	-	45	ns
t _{DOE}	t _{OE}	输出使能到数据有效的时间	-	12	-	20	ns
t _{OHA} ^[16]	t _{OH}	地址更改后的输出保持时间	3	_	3	_	ns
t _{LZCE} [17, 18]	t_{LZ}	芯片使能到输出有效的时间	3	_	3	_	ns
t _{HZCE} [17, 18]	t_{HZ}	芯片禁用到输出无效的时间	_	10	_	15	ns
t _{LZOE} [17, 18]	t _{OLZ}	输出使能到输出有效的时间	0	_	0	_	ns
t _{HZOE} [17, 18]	t _{OHZ}	输出禁用到输出无效的时间	-	10	_	15	ns
t _{HZOE} ^[17, 18] t _{PU} ^[17]	t _{PA}	芯片使能到电源有效的时间	0	_	0	_	ns
t _{PD} ^[17]	t _{PS}	芯片禁用到电源待机的时间	_	25	_	45	ns
SRAM 写周期	•	•		•			
t_{WC}	t _{WC}	写周期时间	25	_	45	_	ns
t _{PWE}	t_{WP}	写入脉冲宽度	20	_	30	I	ns
t _{SCE}	t _{CW}	芯片使能到写周期结束的时间	20	_	30	_	ns
t_{SD}	t_{DW}	数据建立到写周期结束的时间	10	_	15	I	ns
t_{HD}	t _{DH}	写周期结束后的数据保持时间	0	_	0	I	ns
t_{AW}	t _{AW}	地址建立到写周期结束的时间	20	-	30	-	ns
t _{SA}	t _{AS}	地址建立到写周期开始的时间	0	_	0	-	ns
tua	t _{WR}	写周期结束后的地址保持时间	0	_	0	-	ns
t _{HZWE} [17, 18, 19]	t_{WZ}	写周期使能到输出禁用的时间	-	10	-	15	ns
t _{LZWE} [17, 18]	t _{OW}	写周期结束后到输出有效的时间	3	_	3	_	ns

开关波形

图 4. SRAM 读周期 #1 (地址控制) [15, 16, 20]



- **注释:**14. 测试条件采用的信号跳变时间不大于 3 ns, V_{CC}/2 的时序参考电平, 0 至 V_{CC(typ)} 的输入脉冲电平以及图 中所示的指定 I_{OL}/I_{OH} 的输出负载和负载电容。 15. WE 在 SRAM 读周期中必须保持为高电平状态。 16. 当 CE 和 OE 均为低电平时,器件会继续被选中。 17. 这些参数仅在设计上得到保证,并未经过测试。 18. 测量<u>条件</u>是在稳定状态下<u>输出</u>电压的 ±200 mV 范围内。 19. 如果 CE 变为低电平时, WE 处于低电平状态,输出将保持为高阻抗状态。 20. 在读和写周期内, HSB 必须保持为高电平状态。



开关波形 (续)

图 5. SRAM 读周期 #2 (CE 和 OE 控制) [21, 22]




图 6. SRAM 写周期 #1 (WE 控制) [22, 23, 24]





图 7. SRAM 写周期 #2 (CE 控制) [22, 23, 24]



- **社年:** 21. WE 在 SRAM 读周<u>期内</u>必须保持为高电平状态。 22. 在读和写周期内, HSB 必须保持为高电平状态。 23. 如果在 CE 变为<u>低电平时,</u> WE 仍处于低电平状态,则输出将保持为高阻抗状态。 24. 地址转换期间, CE 或 WE 必须 ≥ V_{IH}。




自动存储/加电回读

适用条件为工作范围

参数	28 00	CY14E	单位			
	说明	最小值	最大值	中位		
t _{HRECALL} ^[25]	加电回读期间	ı	20	ms		
t _{STORE} ^[26]	存储周期时间	ı	8	ms		
t _{DELAY} [27]	完成 SRAM 写周期的时间	25	ns			
V _{SWITCH}	低电压触发电平 - 4.4					
t _{VCCRISE} ^[28]	V _{CC} 上升时间 150 -					
V _{HDIS} [28]	HSB 输出禁用电压	1.9	V			
t _{LZHSB} ^[28]	HSB 到输出有效的时间 – 5					
t _{HHHD} [28]	HSB 高电平有效时间	1	500	ns		

开关波形

图 8. 自动存储或加电回读 [29]



- **注释:**25. t_{HRECALL} 是从 V_{CC} 超过 V_{SWITCH} 时开始算起的。
 26. 如果最后一次非易失性循环完成后尚未对 SRAM 进行写操作,则不会发生自动存储或硬件存储操作。
 27. 硬件存储和自动存储启动后, SRAM 写入操作在 t_{DELAY} 时间内继续保持为使能。
 28. 这些参数仅在设计上得到保证,并未经过测试。
 29. 当 V_{CC} 低于 V_{SWITCH} 时,将在存储、回读的过程中忽略读写周<u>期。</u>
 30. 在加电和断电期间,如果通过外部电阻上拉了 HSB 引脚,那么 HSB 会产生瞬时脉冲。



软件控制的存储/回读周期

适用条件为工作范围

参数 [31, 32]	说明	25	ns	45 ns		单位
多 数		最小值	最大值	最小值	最大值	中位
t _{RC}	存储 / 回读初始化周期的时间	25	_	45	-	ns
t _{SA}	地址建立时间	0	-	0	-	ns
t _{CW}	时钟脉冲宽度	20	-	30	-	ns
t _{HA}	地址保持时间	0	-	0	-	ns
t _{RECALL}	回读持续时间	-	200	-	200	μs

开关波形

图 9. \overline{CE} 和 \overline{OE} 控制的软件存储 / 回读周期 [32]





图 10. 自动存储使能 / 禁用周期 [32]



- 31. 由 CE 控制的或 OE 控制的读操作为软件序列提供时钟脉冲。 32. 必须按第 5 页上的表 1 列出的顺序读取六个连续地址。在六个连续周期内, WE 必须保持为高电平状态。 33. 由于在 t_{DELAY} 时间内输出被禁用,因此第六次读取的 DQ 输出数据可能无效。



硬件存储周期


适用条件为 工作范围

参数	说明	CY14E	单位		
少 数	此····································		最大值	単位	
t _{DHSB}	未设置写入锁存时 HSB 到输出有效的时间	_	25	ns	
t _{PHSB}	硬件存储脉冲宽度	15	_	ns	
t _{SS} [34, 35]	软序列处理时间	_	100	μS	


开关波形

图 11. 硬件存储周期 [36]

Write Latch set




Write Latch not set



 $\overline{\text{HSB}}$ pin is driven high to V_{CCQ} only by Internal 100 KΩ resistor, HSB driver is disabled SRAM is disabled as long as HSB (IN) is driven LOW.

图 12. 软序列处理时间 [34, 35]



- 34. 这是执行软序列指令所需要的时间。 Vcc 必须保持为高电平,以便保证有效地寄存指令。 35. 存储和回读等指令会锁定 I/O,直到完成操作为止,这样会使该时间延长更久。请参见特定的指令。 36. 如果最后一次非易失性循环完成后尚未对 SRAM 进行写操作,将不会发生自动存储或硬件存储操作。



SRAM 操作的真值表

在 SRAM 操作过程中, HSB 必须保持为高电平。

表 2. 真值表


CE	WE	OE	输入/输出	模式	电源
Н	X	Х	高阻态	取消选择/断电	待机
L	Н	L	数据输出(DQ ₀ -DQ ₇)	读取	活动
L	Н	Н	高阻态	输出禁用	活动
L	L	Х	数据输入(DQ ₀ -DQ ₇)	写入	活动

订购信息

速率 (ns)	订购代码	封装图	封装类型	工作范围
25	CY14E256LA-SZ25XIT	51-85127	32 引脚 SOIC	工业
	CY14E256LA-SZ25XI			
45	CY14E256LA-SZ45XIT			
	CY14E256LA-SZ45XI			

这些器件都不含铅。


订购代码定义






封装图

图 13. 44 引脚 TSOP II 封装外形, 51-85087



51-85087 *E

图 14. 32 引脚 SOIC (300 Mil) 封装外形, 51-85127



51-85127 *D



缩略语

缩略语	说明			
CE	芯片使能			
CMOS	互补金属氧化物半导体			
EIA	电子工业联盟			
HSB	硬件存储繁忙			
I/O	输入/输出			
JEDEC	联合电子设备工程委员会			
nvSRAM	nvSRAM 非易失性静态随机存取存储器			
OE	OE 输出使能			
RoHS	RoHS 有害物质限制			
RWI	禁止读和写			
SOIC	SOIC 小外形集成电路			
SRAM	RAM 静态随机存取存储器			
TSOP	薄小外型封装			
WE	写入使能			

文档规范

测量单位

符号	测量单位
°C	摄氏度
kΩ	千欧姆
MHz	兆赫兹
μΑ	微安
μF	微法
μS	微秒
mA	毫安
ms	毫秒
mV	毫伏
ns	纳秒
Ω	欧姆
%	百分比
pF	皮法
ps	皮秒
V	伏特
W	瓦特



文档修订记录页

文档标题: CY14E256LA, 256 Kbit (32 K × 8)nvSRAM 文档编号: 001-95818				
版本	ECN	变更者	提交日期	变更说明
**	4691557	LYAO	04/02/2015	本文档版本号为 Rev**,译自英文版 001-54952 Rev*K。



销售、解决方案和法律信息

全球销售和设计支持

赛普拉斯公司拥有一个由办事处、解决方案中心、厂商代表和经销商组成的全球性网络。要找到离您最近的办事处,请访问赛普拉斯 所在地。

产品

汽车级产品 时钟与缓冲器

接口

照明与电源控制

存储器

光学与图像传感器

PSoC

触摸感应产品 USB 控制器 无线/射频 cypress.com/go/automotive

cypress.com/go/clocks

cypress.com/go/interface

cypress.com/go/powerpsoc

cypress.com/go/plc

cypress.com/go/memory

cypress.com/go/image

cypress.com/go/psoc

cypress.com/go/touch

cypress.com/go/USB

cypress.com/go/wireless

PSoC 解决方案

psoc.cypress.com/solutions PSoC 1 | PSoC 3 | PSoC 5

② 赛普拉斯半导体公司, 2009-2015。此处所包含的信息可能会随时更改,恕不另行通知。除赛普拉斯产品内嵌的电路外,赛普拉斯半导体公司不对任何其他电路的使用承担任何责任。也不会以明示 或暗示的方式挖予任何专利许可或其他权利。除非与赛普拉斯签订明确的书面协议,否则赛普拉斯不保证产品能够用于或适用于医疗、生命支持、救生、关键控制或安全应用领域。此外,对于可能发 生运转异常和故障并对用户造成严重伤害的生命支持系统,赛普拉斯不授权将其产品用作此类系统的关键组件。若将赛普拉斯产品用于生命支持系统,则表示制造商将承担因此类使用而招致的所有风 险,并确保赛普拉斯免于因此而受到任何指控。

所有源代码(软件和/或固件)均归赛普拉斯半导体公司(赛普拉斯)所有,并受全球专利法规(美国和美国以外的专利法规)、美国版权法以及国际条约规定的保护和约束。赛普拉斯据此向获许可者授予适用于个人的、非独占性、不可转让的许可,用以复制、使用、修改、创建赛普拉斯源代码的派生作品、编译赛普拉斯源代码和派生作品,并且其目的只能是创建自定义软件和/或固件,以支持获许可者仅将其获得的产品依照适用协议规定的方式与赛普拉斯集成电路配合使用。除上述指定的用途外,未经赛普拉斯明确的书面许可,不得对此类源代码进行任何复制、修改、转换、编译或演示。

免责声明:赛普拉斯不针对此材料提供任何类型的明示或暗示保证,包括(但不仅限于)针对特定用途的适销性和适用性的暗示保证。赛普拉斯保留在不做出通知的情况下对此处所述材料进行更改的 权利。赛普拉斯不对此处所述之任何产品或电路的应用或使用承担任何责任。对于可能发生运转异常和故障,并对用户造成严重伤害的生命支持系统,赛普拉斯不授权将其产品用作此类系统的关键组 件。若将赛普拉斯产品用于生命支持系统中,则表示制造商将承担因此类使用而招致的所有风险,并确保赛普拉斯免于因此而受到任何指控。

产品使用可能适用于寨普拉斯软件许可协议的限制。