

# 256 Mb/512 Mb/1 Gb SEMPER™ フラッシュ クアッド SPI, 1.8 V/3.0 V

## 機能

- 各メモリアレイセルに 2 データビットを保存するインフィニオン 45 nm MIRRORBIT™ 技術
- セクタアーキテクチャオプション
  - ユニフォーム: アドレス空間はすべて 256 KB セクタで構成
  - ハイブリッド コンフィギュレーション 1: アドレス空間は、最上部または最下部でグループ化された 32 の 4 KB セクタと、残りの部分にある全 256 KB セクタで構成
  - ハイブリッド コンフィギュレーション 2: アドレス空間は、最上部と最下部の両方で均等に分割された 32 の 4 KB セクタと、残りの部分にある全 256 KB セクタで構成
- 256 または 512 バイトのページプログラム バッファ
- 1024 バイト (32×32 バイト) の OTP セキュアシリコンアレイ
- クアッド SPI
  - 1S-1S-4S, 1S-4S-4S, 1S-4D-4D, 4S-4S-4S, 4S-4D-4D プロトコルをサポート
  - SDR オプションは最大 83 Mbps (166 MHz クロック速度)
  - DDR オプションは最大 102 Mbps (102 MHz クロック速度)
- デュアル SPI
  - 1S-2S-2S プロトコルをサポート
  - SDR オプションは最大 41.5 Mbps (166 MHz クロック速度)
- SPI
  - 1S-1S-1S プロトコルをサポート
  - SDR オプションは最大 21 Mbps (166 MHz クロック速度)
- 安全性機能
  - 業界初の ISO 26262 ASIL B 準拠および ASIL D 対応 NOR フラッシュによる安全性機能
  - インフィニオン Endurance Flex アーキテクチャ: 高耐久性および長期データ保持のパーティションを提供
  - データ整合性 CRC: メモリアレイでエラーを検出
  - セーフブート: デバイスの初期化失敗を報告し、コンフィギュレーション破損を検出し、回復オプションを提供
  - 内蔵エラー訂正コード (ECC): メモリアレイデータでシングルビットエラー訂正およびダブルビットエラー検出 (SECDED) を実行
  - 消去中の電力喪失を示すセクタ消去ステータス インジケータ
- 保護機能
  - メモリアレイとデバイスコンフィギュレーションのレガシーブロック保護コンフィギュレーション
  - 個別メモリアレイセクタ単位での高度セクタ保護
- 電源投入後のメモリアレイへの即時アクセスを有効化
- JEDECシリアルフラッシュリセットシグナリングプロトコル/個別RESET#ピン/DQ3\_RESET#ピンによるハードウェアリセット
- デバイス機能と特長を記述するシリアルフラッシュ検出可能パラメーター (SFDP)
- デバイス ID, メーカー ID, および固有 ID

- データ整合性
  - 256 Mb デバイス
    - メインアレイは最小 640,000 回のプログラム / 消去サイクル
  - 512 Mb デバイス
    - メインアレイは最小 1,280,000 回のプログラム / 消去サイクル
  - 1 Gb デバイス
    - メインアレイは最小 2,560,000 回のプログラム / 消去サイクル
  - すべてのデバイス
    - 4KB セクタは最小 300,000 回のプログラム / 消去サイクル
    - 少なくとも 25 年間のデータ保持
- 電源電圧
  - 1.7 V ~ 2.0 V (HS-T)
  - 2.7 V ~ 3.6 V (HS-T)
- グレード / 温度範囲
  - 産業用 (-40°C ~ +85°C)
  - 産業用プラス (-40°C ~ +105°C)
  - 車載用 AEC-Q100 グレード 3 (-40 °C~ +85 °C )
  - 車載用 AEC-Q100 グレード 2 (-40 °C~ +105 °C )
  - 車載用 AEC-Q100 グレード 1 (-40 °C~ +125 °C )
- パッケージ
  - 256 MB および 512 MB
    - 16 リード SOIC (300 mil) - SO3016
    - 24 ボール BGA 6×8 mm
    - 16 リード SOIC (300 mil)
    - 8 接点 WSON 6×8 mm
  - 1 GB
    - 16 リード SOIC (300 mil) - SO3016
    - 24 ボール BGA 8×8 mm
    - 16 リード SOIC (300 mil)

性能要約

## 性能要約

### 最大読み出し速度

トランザクション	初期アクセスレイテンシ (サイクル)	クロック レート (MHz)	Mbps
SPI 読み出し	0	50	6.25
SPI 高速読み出し	9	166	20.75
SDR デュアル読み出し	7	166	41.5
SDR クアッド読み出し	10	166	83
DDR クアッド読み出し	7	102	102

### 標準プログラムと消去速度

動作	Kbps
256B ページ プログラム (4 KB セクタ /256 KB セクタ )	595/533
512B ページ プログラム (4 KB セクタ /256 KB セクタ )	753/898
256 KB セクタ消去	331
4 KB セクタ消去	95

### 標準消費電力

動作	電流 (mA)
SDR 読み出し 50 MHz	10
SDR 読み出し 166 MHz	53
DDR 読み出し 102 MHz	50
プログラム	50
消去	50
スタンバイ (HS-T)	0.011
スタンバイ (HL-T)	0.014
ディープパワー ダウン (HS-T)	0.0013
ディープパワー ダウン (HL-T)	0.0022

データ整合性

## データ整合性

### プログラム / 消去 (PE) 可能回数 - 高耐久性 (256 KB セクタ)

パーティション内のセクタ数	最小 PE サイクル数	最小データ保持期間	単位
512 (1GB デバイスのデフォルト値)	2,560,000	2	年
508	2,540,000		
504	2,520,000		
...	...		
256 (512MB デバイスのデフォルト値)	1,280,000		
252	1,260,000		
128 (256MB デバイスのデフォルト値)	640,000		
...			
28	140,000		
24	120,000		
20	100,000		

注 最小サイクル数は高耐久性パーティション全体に対するものです。

### プログラム / 消去可能回数 - 長期データ保持パーティション (256 KB セクタ)

最小 PE サイクル数	最小データ保持期間	単位
500	25	年

注 最小サイクル数は各々のセクタに対するものです。

### 4KB セクタおよび不揮発性レジスタ アレイのプログラム / 消去可能回数

フラッシュ メモリ タイプ	最小サイクル数	単位	最小データ保持期間	単位
4KB セクタのプログラム / 消去サイクル数	500	PE サイクル	25	年
	300,000		2	
	注 上記の書き換え可能回数を達成するためには、プログラムまたは消去動作中に電力喪失イベントをセクタあたり 300 回に制限する必要があります。			
恒久的な保護ビット (PPB) アレイまたは不揮発性レジスタ アレイのプログラム / 消去サイクル数	500		25	年
注 不揮発性レジスタへの書き込みトランザクションを実行するたびに、不揮発性レジスタ アレイ全体で PE サイクルが発生します。				

## 目次

<b>機能</b> .....	<b>1</b>
<b>性能要約</b> .....	<b>3</b>
<b>データ整合性</b> .....	<b>4</b>
<b>目次</b> .....	<b>5</b>
<b>1 ピン配置および信号の説明</b> .....	<b>8</b>
<b>2 インターフェースの概要</b> .....	<b>10</b>
2.1 概要 .....	10
2.2 信号プロトコル .....	12
2.2.1 クアッド SPI を備える SEMPER™ フラッシュのクロック モード .....	12
2.3 トランザクションプロトコル .....	13
2.3.1 シリアルペリフェラルインターフェース (SPI, 1S-1S-1S) .....	15
2.3.2 デュアル IO SPI (DIO, 1S-2S-2S) .....	17
2.3.3 クアッド出力読み出し SPI (QOR, 1S-1S-4S) .....	18
2.3.4 クアッド IO SPI (QIO, 1S-4S-4S, 1S-4D-4D) .....	18
2.3.5 クアッドペリフェラルインターフェース (QPI, 4S-4S-4S, 4S-4D-4D) .....	20
2.4 レジスタ命名規則 .....	23
2.5 トランザクション命名規則 .....	23
<b>3 アドレス空間マップ</b> .....	<b>24</b>
3.1 SEMPER™ フラッシュメモリアレイ .....	24
3.2 ID アドレス空間 .....	27
3.3 JEDEC JESD216シリアルフラッシュ検出可能パラメーター (SFDP) 空間 .....	27
3.4 SSR アドレス空間 .....	27
3.5 レジスタ .....	28
<b>4 機能</b> .....	<b>30</b>
4.1 エラー検出と訂正 .....	30
4.1.1 ECC エラー報告 .....	31
4.1.2 ECC に関するレジスタとトランザクション .....	33
4.2 インフィニオン Endurance Flex アーキテクチャ (ウェアレベリング) .....	33
4.2.1 コンフィギュレーション 1: 最大耐久性 - 1 高耐久性領域 .....	36
4.2.2 コンフィギュレーション 2: 領域選択 - 1 長期データ保持領域と 1 高耐久性領域 .....	36
4.2.3 インフィニオン Endurance Flex アーキテクチャ関連レジスタとトランザクション .....	37
4.3 データ整合性 CRC .....	37
4.3.1 データ整合性チェックに関するレジスタとトランザクション .....	37
4.4 データ保護スキーム .....	38
4.4.1 レガシー ブロック保護 (LBP) .....	38
4.4.2 高度セクタ保護 (ASP) .....	41
4.4.3 セキュアシリコン領域 (SSR) .....	47
4.5 セーフブート .....	48
4.5.1 マイクロコントローラーの初期化失敗の検出 .....	48
4.5.2 コンフィギュレーション破損検出 .....	50
4.6 オートブート .....	52
4.6.1 オートブートに関するレジスタとトランザクション .....	52
4.7 読み出し .....	53
4.7.1 ID 読み出しトランザクション .....	53
4.7.2 メモリアレイ読み出しトランザクション .....	54
4.7.3 レジスタ読み出しトランザクション .....	56
4.7.4 データ学習パターン (DLP) .....	57
4.8 書き込み .....	58
4.8.1 書き込みイネーブルトランザクション .....	58
4.8.2 揮発性レジスタ用書き込みイネーブル .....	58
4.8.3 書き込みディセーブルトランザクション .....	58

4.8.4 プログラムおよび消去失敗フラグクリアトランザクション .....	58
4.8.5 ECCステータスレジスタクリアトランザクション .....	58
4.8.6 レジスタ書き込みトランザクション .....	59
4.8.7 任意レジスタ書き込みトランザクション .....	59
4.8.8 PPBロックビット書き込み .....	60
4.8.9 4バイトアドレスモード開始 .....	60
4.8.10 4バイトアドレスモード終了 .....	60
4.8.11 書き込みトランザクションに関連するレジスタとトランザクション .....	60
4.9 プログラム .....	61
4.9.1 プログラム粒度 .....	61
4.9.2 ページプログラム .....	61
4.9.3 ページプログラムトランザクション .....	61
4.9.4 セキュアシリコン領域プログラムトランザクション .....	62
4.9.5 持続的保護ビット(PPB)プログラム .....	62
4.9.6 プログラムに関連するレジスタとトランザクション .....	62
4.10 消去 .....	63
4.10.1 4 KBセクタ消去トランザクション .....	63
4.10.2 256 KBセクタ消去トランザクション .....	63
4.10.3 チップ消去トランザクション .....	63
4.10.4 持続的保護ビット(PPB)消去トランザクション .....	63
4.10.5 消去ステータスおよびカウント .....	64
4.10.6 消去に関連するレジスタとトランザクション .....	64
4.11 組込み動作の一時停止と再開 .....	65
4.11.1 消去 / プログラム / データ整合性チェック一時停止 .....	65
4.11.2 消去 / プログラム / データ整合性チェック一時再開 .....	67
4.11.3 一時停止と再開関連レジスタとトランザクション .....	67
4.12 リセット .....	68
4.12.1 ハードウェアリセット(RESET#入力ピンとDQ3_RESET#ピン) .....	68
4.12.2 パワーオンリセット(POR) .....	70
4.12.3 CS#シグナリングリセット .....	71
4.12.4 ソフトウェアリセット .....	72
4.12.5 リセット動作 .....	73
4.13 電力モード .....	74
4.13.1 アクティブ電力モードとスタンバイ電力モード .....	74
4.13.2 ディープパワーダウン(DPD)モード .....	74
4.14 電源投入と電源切断 .....	76
4.14.1 電源投入 .....	76
4.14.2 電源切断 .....	76
<b>5 レジスタ .....</b>	<b>77</b>
5.1 レジスタ命名規則 .....	77
5.2 ステータスレジスタ1(STR1x) .....	78
5.3 ステータスレジスタ2(STR2x) .....	80
5.4 コンフィギュレーションレジスタ1(CFR1x) .....	81
5.5 コンフィギュレーションレジスタ2(CFR2x) .....	83
5.6 コンフィギュレーションレジスタ3(CFR3x) .....	85
5.7 コンフィギュレーションレジスタ4(CFR4x) .....	87
5.8 メモリアレイデータ整合性チェックCRCレジスタ(DCRV) .....	88
5.9 ECCステータスレジスタ(ECSV) .....	89
5.10 ECCアドレストラップレジスタ(EATV) .....	89
5.11 ECCエラー検出カウントレジスタ(ECTV) .....	90
5.12 高度セクタ保護レジスタ(ASPO) .....	90
5.13 ASPパスワードレジスタ(PWDO) .....	91
5.14 ASP PPBロックレジスタ(PPLV) .....	92

## 目次

5.15 ASP PPB アクセス レジスタ (PPAV) .....	92
5.16 ASP ダイナミック ブロック アクセス レジスタ (DYAV) .....	92
5.17 データ学習レジスタ (DLPx) .....	93
5.18 オートブート レジスタ (ATBN) .....	94
5.19 セクタ消去カウント レジスタ (SECV) .....	94
5.20 インフィニオン Endurance Flex アーキテクチャ選択レジスタ (EFxx) .....	95
<b>6 トランザクションテーブル .....</b>	<b>98</b>
6.1 1-1-1 トランザクションテーブル .....	98
6.2 1-2-2 トランザクションテーブル .....	104
6.3 1-1-4 トランザクションテーブル .....	104
6.4 1-4-4 トランザクションテーブル .....	105
6.5 4-4-4 トランザクションテーブル .....	106
<b>7 電気的特性 .....</b>	<b>112</b>
7.1 絶対最大定格 [32, 33, 34] .....	112
7.2 動作範囲 .....	112
7.2.1 電源電圧 .....	112
7.2.2 温度範囲 [35] .....	112
7.3 熱抵抗 .....	113
7.4 静電容量特性 .....	113
7.5 ラッチャップ仕様 .....	113
7.6 DC 特性 .....	114
7.6.1 入力信号オーバーシュート .....	114
7.6.2 DC 特性 (全温度範囲) .....	115
7.7 AC テスト条件 .....	117
<b>8 タイミング特性 .....</b>	<b>118</b>
8.1 タイミング波形 .....	122
8.1.1 タイミング波形の重要な要素 .....	122
8.1.2 タイミング参照レベル .....	122
8.1.3 クロック タイミング .....	123
8.1.4 入力 / 出力タイミング .....	123
<b>9 デバイス ID .....</b>	<b>125</b>
9.1 JEDEC SDFP レビジョン D .....	125
9.1.1 JEDEC SDFP Rev D ヘッダ テーブル .....	125
9.1.2 JEDEC SDFP Rev D パラメーター テーブル .....	126
9.2 メーカーおよびデバイス ID .....	137
9.3 固有デバイス ID .....	137
<b>10 パッケージ図 .....</b>	<b>138</b>
<b>11 注文情報 .....</b>	<b>142</b>
11.1 有効な組合せ – 標準グレード .....	143
11.2 有効な組合せ – 車載用グレード /AEC-Q100 .....	144
<b>改訂履歴 .....</b>	<b>146</b>
<b>免責事項 .....</b>	<b>147</b>

## 1 ピン配置および信号の説明




Figure 1 24 ボール BGA ピン配置<sup>[1]</sup>




Figure 2 16 リード SOIC パッケージ (SO316) の上面図




Figure 3 8 コネクタ パッケージ (WSON 6×8) の上面図

### 注

1. BGA パッケージのフラッシュメモリデバイスは超音波洗浄にさらされると損傷する場合があります。パッケージ本体を長時間にわたって温度 150°C 以上の環境に放置すると、パッケージならびにデータの整合性が損なわれることがあります。

**Table 1 信号の説明**

記号	タイプ	必須 / オプション	説明
CS#	入力	必須	<b>チップ選択 (CS#):</b> すべてのバストランザクションは CS# の HIGH から LOW への遷移で開始され、CS# の LOW から HIGH への遷移で終了します。CS# を LOW にすると、デバイスはアクティブモードになります。CS# が HIGH になると、内部組込み動作が実行中でないかぎり、デバイスはスタンバイモードになります。他のすべての入力ピンは無視され、出力ピンは高インピーダンス状態になります。ピンコンフィギュレーションで専用 RESET# ピンがあるデバイスでは、CS# が HIGH であってもアクティブのままでです。
CK			<b>クロック (CK):</b> クロックはシリアルインターフェースのタイミングを提供します。トランザクションはクロックの立ち上がりエッジでラッチされます。SDR プロトコルでは、コマンド、アドレスおよびデータ入力がクロックの立ち上がりエッジでラッチされ、クロックの立ち下りエッジでデータが出力されます。DDR プロトコルでは、コマンド、アドレスおよびデータ入力がクロックの両エッジでラッチされ、データがクロックの両エッジで出力されます。
DQ0/SI	入力 / 出力	必須	シングル SPI プロトコル用のシリアル入力 (SI)。 デュアルまたはクアッド SPI プロトコル用の <b>DQ0 入力 / 出力</b>
DQ1/SO			シングル SPI プロトコル用のシリアル出力 (SO)。 デュアルまたはクアッド SPI プロトコル用の <b>DQ1 入力 / 出力</b>
DQ2/WP#	入力 / 出力 (弱プルアップ)	任意	シングルまたはデュアル SPI プロトコル用の書き込み保護 (WP#)。 <b>クアッド SPI プロトコル用の DQ2 入力 / 出力。</b> この信号には内蔵プルアップ抵抗があり、クアッドトランザクションや書き込み保護に使用されない場合、ホストシステムでは未接続のままにできます。書き込み保護が有効になっている場合、ホストシステムはレジスタ書き込みトランザクション中に WP# を HIGH または LOW に駆動する必要があります。
DQ3/RESET#			シングルおよびデュアル SPI プロトコル用の <b>RESET#</b> 。CS# が HIGH またはクアッド SPI プロトコルが無効のとき、この信号は RESET# として設定できます。 <b>クアッド SPI プロトコル用の DQ3 入力 / 出力。</b> この信号には内蔵プルアップ抵抗があり、クアッド SPI トランザクションまたは RESET# に使用されない場合、ホストシステムでは未接続のままにできます。
RESET#	入力 (弱プルアップ)	任意	<b>ハードウェアリセット (RESET#):</b> LOW のとき、デバイスは自己初期化してアレイ読み出し状態に戻ります。RESET# が LOW のとき、DQ[3:0] は高インピーダンス状態になります。RESET# は弱プルアップが含まれており、RESET# を未接続のままですると、それ自身で HIGH 状態にプルアップされます。
V <sub>CC</sub>	電源	必須	コア電源
V <sub>SS</sub>	グランド電源		コアグランド
DNU	-	-	使用禁止

## 2 インターフェースの概要

### 2.1 概要

クアッド SPI を備えるインフィニオン SEMPER™ フラッシュ製品ファミリは、高速 CMOS、MIRRORBIT™ NOR フラッシュデバイスです。SEMPER™ フラッシュは、ASIL-B に準拠および ASIL-D に対応するために ISO 26262 規格による機能安全用に設計されています。

クアッド SPI を備える SEMPER™ フラッシュデバイスは、従来の SPI シングルビットシリアル入出力、オプションとして 2 ビット (DIO) と 4 ビット幅クアッド I/O (QIO)、およびクアッドペリフェラルインターフェース (QPI) プロトコルをサポートします。さらに、アドレスと読み出しデータをクロックの両方のエッジで転送する、QIO および QPI 用の DDR 読み出しトランザクションもサポートします。

デバイスからの読み出し動作はバースト指向です。読み出しトランザクションはラップバーストカリニアバースト方式で行うよう設定できます。ラップバーストは単一ページから読み出しますが、リニアバーストはメモリアレイ全体を読み出します。

各メモリビットの消去済み状態は論理 1 です。プログラム動作により論理 1 (HIGH) から論理 0 (LOW) に変更します。消去動作だけがメモリビットを 0 から 1 に変更できます。消去動作はセクタ全体 (4 KB または 256 KB) に対して行わなければいけません。

SEMPER™ フラッシュは柔軟性のあるセクタアーキテクチャを提供します。アドレス空間は、ユニフォーム 256 KB セクタアレイあるいはハイブリッドコンフィギュレーション 1 (32 個の 4 KB セクタが上部と下部にグループされ、残りのセクタがすべて 256 KB)、またはハイブリッドコンフィギュレーション 2 (32 個の 4 KB セクタが上下で均等に分けられ、残りのセクタがすべて 256 KB) のどちらかに設定できます。

単一のプログラム動作で使用するページプログラムバッファは、256 バイトまたは 512 バイトのどちらかに設定できます。512 バイトオプションでは、最大のプログラムスループットが得られます。




Figure 4 論理ブロックダイアグラム

クアッド SPI を備える SEMPER™ フラッシュファミリは、複数のメモリ容量、1.8 V と 3.0 V コアおよび I/O 電圧オプションを含みます。

デバイス制御ロジックは、ホストインターフェースコントローラー (HIC) と組込みアルゴリズムコントローラー (EAC) の 2 つの並行して動作するセクションに分かれています。HIC はデバイス入力の信号レベルを監視し、かつ必要に応じてデバイス出力を駆動し、ホストシステムとのデータ読み出し、プログラム、書き込み転送を実行します。HIC は読み出し転送で、アクセス中のアドレス空間からデータを出力し、書き込み転送アドレスとデータ情報を EAC コマンドメモリに配置し、また、電源遷移および書き込み転送を EAC に通知します。EAC は、プログラム / 書き込み転送後に、コマンドシーケンスが適正かどうかについてコマンドメモリをチェックして、そして関連する組込みアルゴリズムを実行します。

メモリアレイ内の不揮発性データの書き換えには、組込みアルゴリズム (EA) の一部である一連の動作を必要とします。アルゴリズムは内部の EAC によって完全に管理されます。主要なアルゴリズムは、メインアレイデータのプログラムと消去を実行します。ホストシステムはフラッシュデバイスにコマンドコードを書き込みます。EAC はコマンドを受け取り、トランザクションを完了するために必要なすべてのステップを実行し、EA の進行中にステータス情報を提供します。

フラッシュメモリからの直接のコードの実行はしばし Execute-In-Place (XIP) と呼ばれます。高いクロックレートでクアッドまたは DDR クアッド SPI トランザクションを備える SEMPER™ フラッシュデバイスで XIP を使用することにより、データ転送速度は、従来のパラレルまたは非同期 NOR フラッシュメモリの転送速度以上となり、信号数を著しく減少させます。

インフィニオン Endurance Flex アーキテクチャにより、システム設計者は特定のアプリケーション用に NOR フラッシュの耐久性とデータ保持期間をカスタマイズすることが可能です。ホストは高耐久性または長期データ保持用のパーティションを定義し、最大 100 万回以上のサイクルまたは 25 年のデータ保持期間を実現します。

クアッド SPI を備える SEMPER™ フラッシュデバイスは、メモリアレイのプログラミング中に組込みハミングエラー訂正コードを生成することでエラー検出と訂正をサポートします。その後、この ECC コードは読み出し中に 1 ビットと 2 ビットエラー検出および 1 ビット訂正に使用されます。

クアッド SPI を備える SEMPER™ フラッシュデバイスは、ホストシステムにデバイスの状態を提供する診断機能を内蔵します。

- プログラムおよび消去動作：プログラムまたは消去の成功、失敗および一時停止状態の報告
- エラー検出と訂正：アドレストラップおよびエラーカウントを含む 1 ビットおよび / または 2 ビットエラーステータス
- データ整合性チェック：メモリアレイ内容に対するエラー検出
- セーフブート：適切なフラッシュデバイス初期化およびコンフィギュレーション破損からの回復の報告
- セクタ消去ステータス：セクタごとの消去の成功と失敗状態の報告
- セクタ消去カウンター：セクタごとの消去サイクルのカウント

## 2.2 信号プロトコル

### 2.2.1 クアッド SPI を備える SEMPER™ フラッシュのクロック モード

クアッド SPI を備える SEMPER™ フラッシュは、以下の 2 つのクロック モードのどちらかで、組込みマイクロ コントローラー (バス マスター) により駆動されます。

- モード 0:** クロックの極性は CS# の立ち下りで LOW であり、キャプチャ入力で HIGH になるまで LOW のままでです。
- モード 3:** クロックの極性は CS# の立ち下りで HIGH であり、キャプチャ入力では LOW から HIGH になります。

両方のモードでデータは、SDR プロトコルの場合 CK 信号の立ち上りエッジで、DDR プロトコルの場合 CK 信号の両エッジでデバイスにラッチされます。出力データは CK クロック信号の立ち下りエッジで得られます。DDR プロトコルの場合、モード 3 はサポートされません。

2 つのモードの異なる点は、バス マスターがスタンバイ モードであり、データを転送しないときのクロック 極性です。




Figure 5 サポートされる SPI SDR モード




Figure 6 サポートされる SPI DDR モード

## 2.3 トランザクションプロトコル

### トランザクション

- CS# がアクティブ (LOW) のとき、データ (DQ) 信号上でまずコマンド情報、次にアドレスおよびデータがホストからフラッシュデバイスに転送されている間、クロック信号 (CK) はトグルします。フラッシュデバイスからホストへの読み出しデータ、またはホストからフラッシュデバイスへの書き込みデータの転送中にクロックはトグルし続けます。ホストは所望のデータ量を転送した後、CS# を非アクティブ (HIGH) に駆動します。CS# がアクティブである期間は、バス上のトランザクションと呼ばれます。
- CS# が非アクティブのとき、CK はトグルする必要がありません。
- コマンド転送はすべてのトランザクションの開始時に行われます。アドレス、レイテンシサイクルおよびデータ転送フェーズはオプションで、それらの存在はプロトコルモードまたは転送されるコマンドに依存します。

### トランザクションキャプチャ

- CK はホストとメモリの間の各ビットまたは各ビットグループの転送を示します。コマンド、アドレスおよび書き込みデータビットの転送は、SDR トランザクションでは CK の立ち上りエッジで、DDR トランザクションではすべての CK エッジで行われます。

**注** プログラムまたは消去(組込み動作)中に、フラッシュメモリアレイを読み出そうとすると無視されます。組込み動作はそれに影響されず、実行が継続されます。組込み動作中、ごく限られたコマンドセットは受け入れられます。それらは 65 ページの [組込み動作の一時停止と再開](#) で説明されます。

### プロトコル用語

- トランザクション中に使用される DQ 信号の数は、現在のプロトコルモードまたは転送されるコマンドによって異なります。レイテンシサイクルは DQ 信号を情報転送に使用しません。プロトコルモードオプションは、コマンド、アドレス、およびデータフェーズで使用されるデータレートおよび DQ 幅 (DQ 信号の数) によって示されます。形式は次のとおりです。

WR-WR-WR、ここでは以下：

- 最初の WR はコマンドビットの幅とレート
- 2 番目の WR はアドレスビットの幅とレート
- 3 番目の WR はデータビットの幅とレート

- ビット幅の値は 1、2 または 4 のいずれかです。R の値は、SDR の場合は S で、DDR の場合は D です。SDR の場合には、転送値はクロックサイクルの立ち上りエッジと立ち下りエッジの両方で同じです。DDR は、各クロックの立ち上りエッジと立ち下りエッジで、異なる転送値を持ちます。

- 例：

- 1S-1S-1S は、コマンドが 1 ビット幅の SDR、アドレスが 1 ビット幅の SDR、データが 1 ビット幅の SDR であることを意味します。
- 4S-4D-4D は、コマンドが 4 ビット幅の SDR、アドレスおよびデータ転送は 4 ビット幅の DDR であることを意味します。

### プロトコル定義

- クアッド SPI を備える SEMPER™ フラッシュ向けに定義されているプロトコルモード：
  - 1S-1S-1S: コマンド転送、アドレス転送およびデータ転送中に 1 つの DQ 信号が使用されます。すべてのフェーズは SDR です。
  - 1S-2S-2S: コマンド転送中に 1 つの DQ 信号が、アドレス転送およびデータ転送中に 2 つの DQ 信号が使用されます。すべてのフェーズは SDR です。
  - 1S-1S-4S: コマンドおよびアドレス転送中に 1 つの DQ 信号が、データ転送中に 4 つの DQ 信号が使用されます。すべてのフェーズは SDR です。
  - 1S-4S-4S: コマンド転送中に 1 つの DQ 信号が、アドレス転送およびデータ転送中に 4 つの DQ 信号が使用されます。すべてのフェーズは SDR です。

## インターフェースの概要

- 1S-4D-4D: コマンド転送中に1つのDQ信号がSDRで使用され、アドレスおよびデータ転送中に4つのDQ信号がDDRで使用されます。
- 4S-4S-4S: コマンド転送、アドレス転送およびデータ転送中に4つのDQ信号が使用されます。すべてのフェーズはSDRです。
- 4S-4D-4D: コマンド転送中に4つのDQ信号がSDRで使用され、アドレス転送およびデータ転送中に4つのDQ信号がDDRで使用されます。
- 各トランザクションは8ビット(1バイト)コマンドで始まります。コマンドは、情報転送のタイプ、または実行するデバイスの動作を選択します。
- すべてのプロトコルは3バイトまたは4バイトのアドレス指定をサポートします。

### 1S-1S-1S プロトコル ( 単一入出力、SIO )

- 1S-1S-1Sモードはパワーオンリセット(POR)の後に推奨されるデフォルトのプロトコルですが、フラッシュデバイスはクアッドモードにリセットするように設定できます。
- このプロトコルは、DQ[0]/SIを使用してホストからフラッシュデバイスへ、DQ[1]/SOを使用してフラッシュデバイスからホストへ情報を転送します。各DQライン上で、情報は各バイト内で最上位ビット(MSb)から最下位ビット(LSb)へ順に配置されます。シーケンシャルアドレスバイトは最上位から最下位に順に転送されます。シーケンシャルデータバイトは最下位アドレスから最上位アドレスへ順に転送されます。
- 1S-1S-1Sプロトコルでは、DQ[3:2]はデータ転送期間中に使用されません。DQ[2]はWP#として使用でき、DQ[3]はRESET#入力として使用できます。それ以外の場合、DQ[3:2]信号は高インピーダンスです。

### 1S-2S-2S プロトコル ( デュアル入出力、DIO )

- このプロトコルはDQ[1:0]信号を使用します。8ビットコマンドはMSbからLSbの順にDQ[0]に配置されます。アドレスバイトのLSbビットはDQ[0]信号に、その次のビットはDQ[1]信号に順に配置されます。シーケンシャルアドレスバイトは最上位から最下位に順に転送されます。SDRでのシーケンシャルデータバイトは、最下位アドレスから最上位アドレスへの順で転送されます。
- 1S-2S-2Sプロトコルでは、DQ[3:2]はデータ転送期間中に使用されません。DQ[2]はWP#として使用でき、DQ[3]はRESET#入力として使用できます。それ以外の場合、DQ[3:2]信号は高インピーダンスです。

### 1S-1S-4S プロトコル ( クアッド出力読み出し、QOR )

- このプロトコルはDQ[3:0]信号を使用します。8ビットコマンドとアドレスはMSbからLSbの順にDQ[0]に配置されます。SDRでのシーケンシャルデータバイトは、最下位アドレスから最上位アドレスへの順で転送されます。

### 1S-4S-4S および 1S-4D-4D プロトコル ( クアッド入出力、QIO )

- このプロトコルはDQ[3:0]信号を使用します。8ビットコマンドはMSbからLSbの順にDQ[0]に配置されます。アドレスバイトのLSbビットはDQ[0]信号に、その次のビットはDQ[1]信号に順に配置されます。シーケンシャルアドレスバイトは最上位から最下位に順に転送されます。SDRでのシーケンシャルデータバイトは、最下位アドレスから最上位アドレスへの順で転送されます。DDRでのシーケンシャルデータバイトはバイトペア(ワード)でのみ転送され、バイト順序は、バイトがそのプロトコルモードで書き込まれるまたはプログラムされる順序に依存します。シーケンシャルデータバイトは最下位アドレスから最上位アドレスへ順に転送されます。

### 4S-4S-4S および 4S-4D-4D プロトコル ( クアッドペリフェラルインターフェース、QPI )

- このプロトコルはDQ[3:0]信号を使用します。アドレスバイトのLSbビットはDQ[0]信号に、その次のビットはDQ[1]信号に順に配置されます。シーケンシャルアドレスバイトは最上位から最下位に順に転送されます。SDRでのシーケンシャルデータバイトは、最下位アドレスから最上位アドレスへの順で転送されます。DDRでのシーケンシャルデータバイトはバイトペア(ワード)でのみ転送され、バイト順序は、バイトがそのプロトコルモードで書き込まれるまたはプログラムされる順序に依存します。シーケンシャルデータバイトは最下位アドレスから最上位アドレスへ順に転送されます。**シリアルペリフェラルインターフェース(SPI, 1S-1S-1S)からクアッドペリフェラルインターフェース(QPI, 4S-4S-4S, 4S-4D-4D)**まではすべてのトランザクションフォーマットをプロトコルモードで示します。

### 2.3.1 シリアルペリフェラルインターフェース (SPI, 1S-1S-1S)




Figure 7 コマンド入力のある SPI トランザクション




Figure 8 コマンドとアドレス入力のある SPI トランザクション




Figure 9 コマンドと 2 アドレス入力のある SPI トランザクション




Figure 10 コマンド、アドレスおよびデータ入力のある SPI プログラムトランザクション




Figure 11 コマンドとデータ入力のある SPI プログラム トランザクション




Figure 12 コマンド入力のある SPI 読み出しトランザクション(出力レイテンシ有り)<sup>[2, 3]</sup>Figure 13 コマンドとアドレス入力のある SPI 読み出しトランザクション(出力レイテンシ有り)<sup>[4]</sup>

Figure 14 コマンドとアドレス入力のある SPI 読み出しトランザクション(出力レイテンシ無し)

## 注

2. ステータスレジスタ 1 と 2 の場合、読み出されるバイトデータは更新されたステータスです。
3. データ学習パターン読み出しの場合、各バイトは DLP を出力します。
4. RDAY2\_4\_0 トランザクションの場合、ホストはモードビットを提供する必要があります。

## インターフェースの概要




Figure 15 出力データシーケンスのある SPI トランザクション(オートブート)

### 2.3.2 デュアル IO SPI (DIO, 1S-2S-2S)




Figure 16 コマンド、アドレスおよびモード入力のある DIO 読み出しトランザクション(出力レイテンシ有り)




Figure 17 アドレスとモード入力のある DIO 連続読み出しトランザクション(出力レイテンシ有り)

### 2.3.3 クアッド出力読み出し SPI (QOR, 1S-1S-4S)




Figure 18 コマンド、アドレスおよびモード入力のある QOR SDR 読み出しトランザクション(出力レイテンシ有り)

### 2.3.4 クアッド IO SPI (QIO, 1S-4S-4S, 1S-4D-4D)




Figure 19 コマンド、アドレスおよびモード入力のある QIO SDR 読み出しトランザクション(出力レイテンシ有り)<sup>[5]</sup>




Figure 20 アドレスとモード入力のある QIO SDR 連続読み出しトランザクション(出力レイテンシ有り)<sup>[5]</sup>

注

5. グレイビットのデータはドントケアです。

## インターフェースの概要




Figure 21 コマンド、アドレスおよびモード入力のある QIO DDR 読み出しトランザクション(出力レイテンシ有り)




Figure 22 アドレスとモード入力のある QIO DDR 連続読み出しトランザクション(出力レイテンシ有り)




Figure 23 コマンド入力のあるクアッド ID 読み出しトランザクション(出力レイテンシ有り)

### 2.3.5 クアッドペリフェラルインターフェース (QPI, 4S-4S-4S, 4S-4D-4D)




Figure 24 コマンド入力のある QPI SDR トランザクション




Figure 25 出力データシーケンスのある QPI トランザクション(オートブート)




Figure 26 コマンドとアドレス入力のある QPI SDR トランザクション




Figure 27 コマンド入力のある QPI SDR 読み出しトランザクション(出力レイテンシ有り)




Figure 28 コマンドと2アドレス入力のある QPI SDR トランザクション




Figure 29 コマンドとデータ入力のある QPI SDR トランザクション




Figure 30 コマンド、アドレスおよびデータ入力のある QPI SDR プログラム トランザクション




Figure 31 コマンドとアドレス入力のある QPI SDR 読み出しトランザクション(出力レイテンシ有り)

## インターフェースの概要




Figure 32 コマンド、アドレスおよびモード入力のある QPI SDR 読み出しトランザクション(出力レイテンシ有り)<sup>[6]</sup>




Figure 33 アドレスとモード入力のある QPI SDR 連続読み出しトランザクション(出力レイテンシ有り)<sup>[6]</sup>




Figure 34 コマンド、アドレスおよびモード入力のある QPI DDR 読み出しトランザクション(出力レイテンシ有り)<sup>[6]</sup>




Figure 35 アドレスとモード入力のある QPI DDR 連続読み出しトランザクション(出力レイテンシ有り)<sup>[6]</sup>

## 注

- グレイビットのデータはドントケアです。

## 2.4 レジスタ命名規則




Figure 36 レジスタ命名規則




Figure 37 レジスタ ビット命名規則

## 2.5 トランザクション命名規則




Figure 38 トランザクション命名規則

アドレス空間マップ

### 3 アドレス空間マップ

HL-T/HS-T ファミリは、メモリ容量が 256 Mb, 512 Mb または 1 Gb のデバイスを有効にするために 24 ビットおよび 32 ビット(4 バイト)アドレスをサポートします。4 バイトアドレスにより、最大 4 GB(32 Gb)のアドレス空間を直接アドレス指定することが可能です。アドレス バイト オプションは、対応するコンフィギュレーション レジスタに書き込むことで変更できます。また、4 バイトアドレス モードに入る(EN4BA\_0\_0)ためおよびモードから出る(EX4BA\_0\_0)ための個別のトランザクションもあります。

フラッシュ メモリアレイに加え、HL-T/HS-T ファミリは、メーカー ID, デバイス ID, 固有 ID, シリアル フラッシュ検出可能パラメーター(SFDP), セキュアシリコン領域(SSR)およびレジスタ用の個別のアドレス空間を含みます。




Figure 39 HL-T/HS-T アドレス空間マップ概要

#### 3.1 SEMPER™ フラッシュ メモリアレイ

メイン フラッシュ アレイは物理セクタと呼ばれるユニットに分けられます。  
HL-T/HS-T ファミリのセクタ アーキテクチャは以下のオプションに対応します。

- 256 KB ユニフォーム セクタ オプション対応の 256 Mb, 512 Mb, 1 Gb
- ハイブリッド セクタ オプション対応の 256 Mb, 512 Mb, 1 Gb
  - アドレス空間の最上部または最下部にある 32 の 4KB セクタおよび 1 つの 128KB セクタと、256 KB の残りのセクタの物理セット
  - アドレス空間の最上部と最下部の両方にある 16 の 4KB セクタおよび 1 つの 192KB セクタと、256 KB の残りのセクタの物理セット

コンフィギュレーション レジスタ 1 および コンフィギュレーション レジスタ 3 内のセクタ アーキテクチャ選択ビットの組合せは、HL-T/HS-T ファミリの異なるセクタ アーキテクチャ オプションをサポートします。詳細は 77 ページの [レジスタ](#) を参照してください。

Table 2 256 KB ユニフォーム セクタ アドレス マップ<sup>[7]</sup>

セクタ サイズ (KB)	S25HL01GT および S25HS01GT			S25HL512T および S25HS512T			S25HL256T および S25HS256T		
	セクタ 数	セクタ 範囲	バイトアドレス範囲 (セクタ開始アドレス ～ セクタ終了アドレス)	セクタ 数	セクタ 範囲	バイトアドレス範囲 (セクタ開始アドレス ～ セクタ終了アドレス)	セクタ 数	セクタ 範囲	バイトアドレス範囲 (セクタ開始アドレス ～ セクタ終了アドレス)
256	512	SA00	00000000h ~ 0003FFFFh	256	SA00	00000000h ~ 0003FFFFh	128	SA00	00000000h ~ 0003FFFFh
		:	:		:	:		:	:
		SA511	07FC0000h ~ 07FFFFFFh		SA255	03FC0000h ~ 03FFFFFFh		SA127	01FC0000h ~ 01FFFFFFh

注

7. コンフィギュレーション : CFR3N[3]=1。

**Table 3 最下部のハイブリッドコンフィギュレーション 1:32 の 4 KB セクタと 256 KB ユニフォームセクタのアドレスマップ<sup>[8]</sup>**

セクタ サイズ (KB)	S25HL01GT および S25HS01GT			S25HL512T および S25HS512T			S25HL256T および S25HS256T		
	セクタ 数	セクタ 範囲	バイトアドレス範囲 (セクタ開始アドレス ～ セクタ終了アドレス)	セクタ 数	セクタ 範囲	バイトアドレス範囲 (セクタ開始アドレス ～ セクタ終了アドレス)	セクタ 数	セクタ 範囲	バイトアドレス範囲 (セクタ開始アドレス ～ セクタ終了アドレス)
4	32	SA00	00000000h ~ 00000FFFh	32	SA00	00000000h ~ 00000FFFh	32	SA00	00000000h ~ 00000FFFh
		:	:		:	:		:	:
		SA31	0001F000h ~ 0001FFFFh		SA31	0001F000h ~ 0001FFFFh		SA31	0001F000h ~ 0001FFFFh
128	1	SA32	00020000h ~ 0003FFFFh	1	SA32	00020000h ~ 0003FFFFh	1	SA32	00020000h ~ 0003FFFFh
256	511	SA33	00040000h ~ 0007FFFFh	255	SA33	00040000h ~ 0007FFFFh	127	SA33	00040000h ~ 0007FFFFh
		:	:		:	:		:	:
		SA543	07FC0000h ~ 07FFFFFFh		SA287	03FC0000h ~ 03FFFFFFh		SA159	01FC0000h ~ 01FFFFFFh

注

8. コンフィギュレーション : CFR3N[3]=0、CFR1N[6]=0、CFR1N[2]=0。

**Table 4 最上部のハイブリッドコンフィギュレーション 1:32 の 4 KB セクタと 256 KB ユニフォームセクタのアドレスマップ<sup>[9]</sup>**

セクタ サイズ (KB)	S25HL01GT および S25HS01GT			S25HL512T および S25HS512T			S25HL256T および S25HS256T		
	セクタ 数	セクタ 範囲	バイトアドレス範囲 (セクタ開始アドレス ～ セクタ終了アドレス)	セクタ 数	セクタ 範囲	バイトアドレス範囲 (セクタ開始アドレス ～ セクタ終了アドレス)	セクタ 数	セクタ 範囲	バイトアドレス範囲 (セクタ開始アドレス ～ セクタ終了アドレス)
256	511	SA00	00000000h ~ 0003FFFFh	255	SA00	00000000h ~ 0003FFFFh	127	SA00	00000000h ~ 0003FFFFh
		:	:		:	:		:	:
		SA510	07F80000h ~ 07FBFFFFh		SA254	03F80000h ~ 03FBFFFFh		SA126	01F80000h ~ 01FBFFFFh
128	1	SA511	07FC0000h ~ 07FDFFFFh	1	SA255	03FC0000h ~ 03FDFFFFh	1	SA127	01FC0000h ~ 01FDFFFFh
4	32	SA512	07FE0000h ~ 07FE0FFFh	32	SA256	03FE0000h ~ 03FE0FFFh	32	SA128	01FE0000h ~ 01FE0FFFh
		:	:		:	:		:	:
		SA543	07FFF000h ~ 07FFFFFFh		SA287	03FFF000h ~ 03FFFFFFh		SA159	01FFF000h ~ 01FFFFFFh

注

9. コンフィギュレーション : CFR3N[3]=0、CFR1N[6]=0、CFR1N[2]=1。

**Table 5 ハイブリッド コンフィギュレーション 2: 最下位 16 と最上位 16 の 4 KB セクタのアドレスマップ<sup>[10]</sup>**

セクタ サイズ (KB)	S25HL01GT および S25HS01GT			S25HL512T および S25HS512T			S25HL256T および S25HS256T		
	セクタ 数	セクタ 範囲	バイト アドレス範囲 (セクタ開始アドレス ～ セクタ終了アドレス)	セクタ 数	セクタ 範囲	バイト アドレス範囲 (セクタ開始アドレス ～ セクタ終了アドレス)	セクタ 数	セクタ 範囲	バイト アドレス範囲 (セクタ開始アドレス ～ セクタ終了アドレス)
4	16	SA00	00000000h ~ 00000FFFh	16	SA00	00000000h ~ 00000FFFh	16	SA00	00000000h ~ 00000FFFh
		:	:		:	:		:	:
		SA15	0000F000h ~ 0000FFFFh		SA15	0000F000h ~ 0000FFFFh		SA15	0000F000h ~ 0000FFFFh
192	1	SA16	00010000h ~ 0003FFFFh	1	SA16	00010000h ~ 0003FFFFh	1	SA16	00010000h ~ 0003FFFFh
256	510	SA17	00040000h ~ 0007FFFFh	254	SA17	00040000h ~ 0007FFFFh	126	SA17	00040000h ~ 0007FFFFh
		:	:		:	:		:	:
		SA526	07F80000h ~ 07FBFFFFh		SA270	03F80000h ~ 03FBFFFFh		SA142	01F80000h ~ 01FBFFFFh
192	1	SA527	07FC0000h ~ 07FEFFFFh	1	SA271	03FC0000h ~ 03FEFFFFh	1	SA143	01FC0000h ~ 01FEFFFFh
4	16	SA528	07FF0000h ~ 07FF0FFFh	16	SA272	03FF0000h ~ 03FF0FFFh	16	SA144	01FF0000h ~ 01FF0FFFh
		:	:		:	:		:	:
		SA543	07FFF000h ~ 07FFFFFFh		SA287	03FFF000h ~ 03FFFFFFh		SA159	01FFF000h ~ 01FFFFFFh

**注**

10. コンフィギュレーション : CFR3N[3]=0、CFR1N[6]=1。

これらの表は、参考としていくつかのセクタを使用する要約された表です。明示的にリストされていないアドレス範囲があります。すべての 4 KB セクタのパターンは xxxx000h ~ xxxxxFFFFh です。すべての 256 KB セクタのパターンは xxx00000h ~ xxx3FFFFh, xxx40000h ~ xxx7FFFFh, xx80000h ~ xxxCFFFFh, または xxD0000h ~ xxxFFFFh です。

### 3.2 ID アドレス空間

メモリのこの特別な領域は、メーカー ID, デバイス ID, および固有 ID に割り当てられます。

- ・メーカー ID は JEDEC によって割り当てられます ([Table 89](#) を参照)。
- ・デバイス ID はインフィニオンによって割り当てられます ([Table 89](#) を参照)。
- ・64 ビット固有番号は固有デバイス ID アドレス空間の 8 バイトにあります。この固有 ID は、各デバイスに固有のソフトウェア読み出し可能なシリアル番号として使用できます ([Table 90](#) を参照してください)。ID のために定義されるアドレス空間がなく、対応するトランザクションを提供することでのみ読み出せます。ID を読み出すためにトランザクションにアドレスは必要ありません。このアドレス空間内のデータは読み出し専用データです。

### 3.3 JEDEC JESD216シリアルフラッシュ検出可能パラメーター(SFDP)空間

SFDP 規格は、内部パラメーター テーブルの標準的な一式でこのシリアルフラッシュ デバイスの機能と特長を記述する一貫性のある方法を提供します。これらのパラメーター テーブルはホストシステムソフトウエアのチェックを受け、標準的でない特長を受け入れるために必要な調整を可能にします。SFDP アドレス空間には、SFDP データ構造を識別し、各パラメーターへのポインターを提供する、アドレス 0 から始まるヘッダが含まれます。SFDP アドレス空間はインフィニオンによってプログラムされ、ホストシステムに対しては読み出し専用です ([Table 85](#) ~ [Table 88](#) を参照してください)。

**Table 6 SFDP アドレス マップ概要**

バイト アドレス	説明
0000h	JEDEC JESD216 SFDP 空間の位置 0 - SFDP ヘッダの開始
...	SFDP ヘッダの残りの部分に続いて未定義の空間
0100h	SFDP パラメーター テーブルの開始 SFDP パラメーター テーブルのデータは 0100h で始まる
...	SFDP パラメーター テーブルの残りの部分に続いてさらなるパラメーターまたは未定義空間

### 3.4 SSR アドレス空間

各メモリ デバイスは OTP アドレス空間である 1024 バイトのセキュアシリコン領域を持ちます。このアドレス空間はメイン フラッシュ アレイから分離されています。SSR 領域は 32 の領域に分割され、それが単独にロックでき、32 バイト整列長です。

アドレス 0 から始まる 32 バイトの領域では、

- ・16 最下位バイトは 128 ビットの乱数を含みます。この乱数は書き込み、消去またはプログラムは不可であり、行おうとすると PRGERR フラグが返されます。
- ・次の 4 バイトは、セキュア領域ごとに 1 ビット (合計 32 ビット) を提供し、いったん「0」にセットされたら、書き込み、消去またはプログラムから恒久的に保護されます。
- ・他のすべてのバイトは予約されています。

残りの領域は、出荷時に消去され、追加の恒久的なデータのプログラミングに使用できます。

**Table 7 SSR アドレス マップ**

領域	バイト アドレス範囲	内容	工場出荷初期状態
領域 0	000h	インフィニオンがプログラムした乱数の LSB	インフィニオンによりプログラムされた乱数
	...	...	
	00Fh	インフィニオンがプログラムした乱数の MSB	
	010h ~ 013h	領域ロック ビット バイト 10h [ビット 0] = 「0」のとき、領域 0 をプログラムから保護します。 ... バイト 13h [ビット 7] = 「0」のとき、領域 31 をプログラムから保護します。	全バイト =FFh
	014h ~ 01Fh	将来使用するために予約済み (RFU)	全バイト =FFh
領域 1	020h ~ 03Fh	ユーザー プログラミング用に使用可能	全バイト =FFh
領域 2	040h ~ 05Fh	ユーザー プログラミング用に使用可能	全バイト =FFh
...	...	ユーザー プログラミング用に使用可能	全バイト =FFh
領域 31	3E0h ~ 3FFh	ユーザー プログラミング用に使用可能	全バイト =FFh

アドレス空間マップ

### 3.5 レジスタ

レジスタは、メモリデバイスの動作方法を設定する、またはデバイス動作のステータスを報告するため使用される、小さなグループのメモリセルです。レジスタは特定のコマンドおよびアドレスでアクセスされます。[Table 8](#) に、本フラッシュメモリデバイスの利用可能なレジスタのアドレスマップを示します。

**Table 8** レジスタアドレスマップ

機能	レジスタタイプ	レジスタ名	揮発性コンポーネントアドレス(16進)	不揮発性コンポーネントアドレス(16進)
デバイスステータス	ステータスレジスタ1	STR1N[7:0]、STR1V[7:0]	0x00800000	0x00000000
	ステータスレジスタ2	STR2V[7:0]	0x00800001	該当なし
デバイスコンフィギュレーション	コンフィギュレーションレジスタ1	CFR1N[7:0]、CFR1V[7:0]	0x00800002	0x00000002
	コンフィギュレーションレジスタ2	CFR2N[7:0]、CFR2V[7:0]	0x00800003	0x00000003
	コンフィギュレーションレジスタ3	CFR3N[7:0]、CFR3V[7:0]	0x00800004	0x00000004
	コンフィギュレーションレジスタ4	CFR4N[7:0]、CFR4V[7:0]	0x00800005	0x00000005
インフィニオン Endurance Flex アーキテクチャ	インフィニオン Endurance Flex アーキテクチャ選択レジスタ0 [1:0]	EFX0O[1:0]	該当なし	0x00000050
	インフィニオン Endurance Flex アーキテクチャ選択レジスタ1 [7:0]	EFX1O[7:0]		0x00000052
	インフィニオン Endurance Flex アーキテクチャ選択レジスタ1 [10:8]	EFX1O[10:8]		0x00000053
	インフィニオン Endurance Flex アーキテクチャ選択レジスタ2 [7:0]	EFX2O[7:0]		0x00000054
	インフィニオン Endurance Flex アーキテクチャ選択レジスタ2 [10:8]	EFX2O[10:8]		0x00000055
	インフィニオン Endurance Flex アーキテクチャ選択レジスタ3 [7:0]	EFX3O[7:0]		0x00000056
	インフィニオン Endurance Flex アーキテクチャ選択レジスタ3 [10:8]	EFX3O[10:8]		0x00000057
	インフィニオン Endurance Flex アーキテクチャ選択レジスタ4 [7:0]	EFX4O[7:0]		0x00000058
	インフィニオン Endurance Flex アーキテクチャ選択レジスタ4 [10:8]	EFX4O[10:8]		0x00000059
	ECCステータスレジスタ	ESCV[7:0]		0x00800089
エラー訂正	ECCエラー検出カウントレジスタ [7:0]	ECTV[7:0]	該当なし	0x0080008A
	ECCエラー検出カウントレジスタ [15:8]	ECTV[15:8]		0x0080008B
	ECCアドレストラップレジスタ [7:0]	EATV[7:0]		0x0080008E
	ECCアドレストラップレジスタ [15:8]	EATV[15:8]		0x0080008F
	ECCアドレストラップレジスタ [23:16]	EATV[23:16]		0x00800040
	ECCアドレストラップレジスタ [31:24]	EATV[31:24]		0x00800041
	オートブートレジスタ [7:0]	ATBN[7:0]		0x00000042
オートブート	オートブートレジスタ [15:8]	ATBN[15:8]	該当なし	0x00000043
	オートブートレジスタ [23:16]	ATBN[23:16]		0x00000044
	オートブートレジスタ [31:24]	ATBN[31:24]		0x00000045
データ学習	データ学習レジスタ [7:0]	DLPN[7:0]、DLPV[7:0]	0x00800010	0x00000010
消去カウント	セクタ消去カウントレジスタ [7:0]	SECV[7:0]	該当なし	0x00800091
	セクタ消去カウントレジスタ [15:8]	SECV[15:8]		0x00800092
	セクタ消去カウントレジスタ [23:16]	SECV[23:16]		0x00800093
データ整合性 チェック	データ整合性チェック CRCレジスタ [7:0]	DCRV[7:0]	該当なし	0x00800095
	データ整合性チェック CRCレジスタ [15:8]	DCRV[15:8]		0x00800096
	データ整合性チェック CRCレジスタ [23:16]	DCRV[23:16]		0x00800097
	データ整合性チェック CRCレジスタ [31:24]	DCRV[31:24]		0x00800098

アドレス空間マップ

**Table 8 レジスタ アドレス マップ ( 続き )**

機能	レジスタ タイプ	レジスタ名	揮発性コンポーネントアドレス (16 進)	不揮発性コンポーネントアドレス (16 進)
保護とセキュリティ	高度セクタ保護レジスタ [7:0]	ASPO[7:0]	該当なし	0x00000030
	高度セクタ保護レジスタ [15:8]	ASPO[15:8]		0x00000031
	ASP PPB ロック レジスタ ( 持続的保護ブロック )	PPLV[7:0]		0x0080009B
	ASP パスワード レジスタ [7:0]	PWDO[7:0]		0x00000020
	ASP パスワード レジスタ [15:8]	PWDO[15:8]		0x00000021
	ASP パスワード レジスタ [23:16]	PWDO[23:16]		0x00000022
	ASP パスワード レジスタ [31:24]	PWDO[31:24]		0x00000023
	ASP パスワード レジスタ [39:32]	PWDO[39:32]		0x00000024
	ASP パスワード レジスタ [47:40]	PWDO[47:40]		0x00000025
	ASP パスワード レジスタ [55:48]	PWDO[55:48]		0x00000026
	ASP パスワード レジスタ [63:56]	PWDO[63:56]		0x00000027


## 4 機能

### 4.1 エラー検出と訂正

HL-T/HS-T ファミリのデバイスは、メモリアレイのプログラム中に組込みハミングエラー訂正コードを生成することで、エラー検出と訂正をサポートします。その後、この ECC コードは読み出し中にエラーの検出と修正に使用されます。ECC は 16 バイトデータユニットをベースとします。16 バイトデータユニットがプログラムバッファにロードされ、(消去後の) プログラム用に 128 ビットのフラッシュメモリアレイラインに転送されるとき、各データユニットごとの 8 ビットエラー訂正コード (ECC) も、ホストシステムソフトウェアに見えないメモリアレイの部分にプログラムされます。その後、この ECC 情報は各フラッシュアレイの読み出し動作中にチェックされます。データユニット内のいかなる 1 ビットエラーも ECC ロジックによって訂正されます。16 バイトデータユニットは、ECC が有効である最小のプログラム粒度です。

あるデータ量が最初に 16 バイトデータユニット内にプログラムされたとき、ECC 値はデータユニット全体に対してセットされます。消去を行わず、その後に追加のデータが同じデータユニットにプログラムされた場合、データユニットの ECC は無効にされ、1 ビット ECC ディセーブルビットがセットされます。データユニットの ECC を再び有効にするためにセクタ消去が必要です。

これらは、ユーザーに対してトランスペアレント (透明) な自動動作です。ECC 機能の透明性は、各データユニットに一回のデータ書き込みを行う標準的なプログラム動作に対するデータの信頼性を向上させます。また同時に、シングルバイトプログラムおよび同じデータユニットが複数回プログラムされるビットウォーキング (この場合、ECC は無効) を可能にすることで、旧世代の製品とのソフトウェア互換性を可能にします。



**Figure 40 16 バイト ECC データユニットの例**

SEMPER™ NOR フラッシュはデフォルト ECC コンフィギュレーションとして 2 ビットエラー検出をサポートします。このコンフィギュレーションでは、データユニット内のどの 1 ビットエラーも訂正され、どの 2 ビットエラーも検出され報告されます。16 バイトユニットデータは、2 ビットエラー検出のために 9 ビットエラー訂正コードを必要とします。2 ビットエラー検出が有効にされたとき、(消去を行わず) 同じデータユニットに対するバイトプログラム、ビットウォーキングや複数回のプログラム動作は不可であり、プログラムエラーとなります。ECC モードを 1 ビットエラー検出から 2 ビットエラー検出に、または 2 ビットエラー検出から 1 ビットエラー検出に変更すると、メモリアレイ内のすべてのデータが無効になります。ECC モードを変更する際、まずホストはデバイス内のすべてのセクタを消去する必要があります。プログラムされたデータを消去せずに ECC モードを変更した場合、その後の読み出し動作は未定義の動作となります。

#### 4.1.1 ECC エラー報告

ECC エラーを検出したとき、4 つの方法でホストシステムに通知できます。

- ECC データユニットステータスは、データユニット内の 1 ビットまたは 2 ビットエラーの状態を提供します。
- ECC ステータスレジスタは、最後の ECC クリアまたはリセット後の、1 ビットまたは 2 ビットエラーの状態を示します。
- アドレストラップレジスタは、メモリアレイ読み出し中の POR またはリセットの後に発生する最初の ECC エラーのアドレス位置をキャプチャします。
- ECC エラー検出カウンターは、読み出し中にデータユニットに発生した 1 ビットまたは 2 ビットエラーの数を記録します。

##### 4.1.1.1 ECC データユニットステータス (EDUS)

- 各データユニットの ECC ステータスは 8 ビット ECC データユニットステータスによって提供されます。
- ECC ステータストランザクションは、アドレス指定されたデータユニットの ECC ステータスを出力します。ECC データユニットステータスの内容は、選択されたデータユニットに対して、訂正済みの 1 ビットエラーまたは検出済みの 2 ビットエラーがあるか、またはそのデータユニットに対する ECC が無効にされたかを示します。

Table 9 ECC データユニットステータス

ビット	フィールド名	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (2 進)	説明
EDUS[7:4]	RESRVD	将来使用するため に予約済み	V->R	0000	これらのビットは将来使用するために予約されています。
EDUS[3]	ECC2BD	2 ビット ECC エラー検出フラグ	V->R	0	<p>このビットは、2 ビット ECC エラー検出が有効な場合 (CFR4V[3]=1)、2 ビットエラーがデータユニットで検出されたかどうかを示します。 2 ビットエラー検出が無効な場合 (CFR4V[3]=0)、ECC2BD ビットは常に「0」になります。</p> <p>選択オプション： 1=2 ビットエラーが検出されました。 0= エラーが発生しませんでした。</p>
EDUS[2]	RESRVD	将来使用するため に予約済み	V->R	0	このビットは将来使用するために予約されています。
EDUS[1]	ECC1BC	1 ビット ECC エラー検出と訂正フラグ	V->R	0	<p>このビットはエラーがデータユニットで訂正されたかどうかを示します。</p> <p>選択オプション： 1=1 ビットエラーがアドレス指定されたデータユニットで訂正されました。 0= アドレス指定されたデータユニットで訂正された 1 ビットエラーはありませんでした。</p>
EDUS[0]	ECCOFF	データユニット ECC オフ / オンフラグ	V->R	0	<p>このビットは ECC シンドロームがデータユニットでオフになっているかどうかを示します。</p> <p>選択オプション： 1= 選択されたデータユニットで ECC はオフです。 0= 選択されたデータユニットで ECC はオンです。</p> <p>依存性 : CFR4x[3]</p>

#### 4.1.1.2 ECC ステータス レジスタ (ECSV)

- 8 ビットの ECC ステータス レジスタは、最後の ECC クリアまたはリセット後の通常読み出し中に発生した 1 ビットまたは 2 ビット エラーの状態を示します。ECC ステータス レジスタはユーザーがプログラム可能な不揮発性ビットを持ちません。定義されたすべてのビットは揮発性読み出し専用ビットです。これらのビットのデフォルト状態はハードウェアにより設定されます。
- ECC ステータス レジスタは任意レジスタ読み出しトランザクションによってアクセスできます。任意レジスタ読み出しに基づく ECSV の正しいシーケンスは次のとおりです。
  - 任意の読み出しトランザクションを使用してデータをメモリアレイから読み出します。
  - ECSV はデバイスによって更新されます。
  - ECSV の任意レジスタ読み出しトランザクションは最後のクリアまたはリセット後のあらゆる ECC イベントの状態を提供します。
- ECSV は、POR, JEDEC シリアルフラッシュリセットシグナリングプロトコル, ハードウェア / ソフトウェアリセット、または ECC ステータス レジスタクリアトランザクションによってクリアされます。

#### 4.1.1.3 ECC エラー アドレス トラップ (EATV)

- フラッシュ アレイ読み出し中に初めて発生した ECC エラーの ECC データ ユニット アドレスをキャプチャするための 32 ビット レジスタが用意されています。POR, ハードウェアリセットまたは ECC クリアトランザクション後に最初に発生した有効なエラー タイプ (CFR4N[3] での選択) によって「2 ビットのみ」または「1 ビットか 2 ビット」のアドレスのみがキャプチャされます。EATV レジスタは読み出しトランザクションの間にのみ更新されます。

EATV レジスタは、エラーが検出されたときにアクセスされたアドレスを格納します。不良ビットはレジスタで示された正確なアドレスに見つけられないことがあります。エラーが検出された整列済みの 16 バイト ECC データ ユニット内に見つけられます。単一の読み出し動作中に複数の ECC データ ユニットにエラーが見つかった場合、最初の不良の ECC ユニットのアドレスのみが EATV レジスタにキャプチャされます。

2 ビット エラー検出が有効でなく、同じ ECC ユニットが複数回プログラムされた場合、その ECC ユニットの ECC エラー検出が無効にされ、エラーが認識できないのでアドレスをトラップできません。

ECC ステータス レジスタ (ECSV) ビット 3 または 4 が 1 の場合、アドレス トラップ レジスタは有効なアドレスを持ちます。

- アドレス トラップ レジスタは任意レジスタ読み出しトランザクションで読み出されます。
- ECC ステータス レジスタクリアトランザクション, POR、または JEDEC シグナリングプロトコル / ハードウェア / ソフトウェアリセットは、アドレス トラップ レジスタをクリアします。

#### 4.1.1.4 ECC エラー検出カウンター (ECTV)

- フラッシュメモリアレイからデータが読み出されるときに発生した 1 ビットまたは 2 ビット エラーの数をカウントするための 16 ビット レジスタが用意されています。メインアレイで認識されたエラーのみが、エラー検出カウンターを増分させます。ECTV レジスタは読み出しトランザクションの間にのみ更新されます。ECC ステータス 読み出しトランザクションは ECTV レジスタに影響しません。

16 ビット エラー検出カウンターは FFFFh を越えて増分しませんが、ECC は動作を継続します。

注: 連続した読み出し動作中に、1 ビットまたは 2 ビット エラーが検出されると、クロックがトグルし続け、メモリ デバイスはデータ アドレスの増分および DQ 信号上の新データの配置を継続することができます。エラーが発生した追加のデータ ユニットは CS# が HIGH に戻されるまでカウントされます。

読み出しトランザクション中は、エラーが発生したデータ ユニットごとに 1 つのエラーのみがカウントされます。各読み出しトランザクションにより、対象のデータ ユニットの新たな読み出しが行われます。もし複数の読み出しトランザクションがエラーのある同じデータ ユニットにアクセスしたら、エラー カウンターはデータ ユニットが読み出されるたびに増分します。

2 ビット エラー検出が有効でなく、同じデータ ユニットが複数回プログラムされた場合、そのデータ ユニットの ECC エラー検出が無効にされ、エラーが認識されず、カウントされません。

- ECC エラー検出カウント レジスタは、任意レジスタ読み出しトランザクションで読み出されます。
- POR, JEDEC シグナリングプロトコル / ハードウェア / ソフトウェアリセットまたは ECC ステータス レジスタクリアトランザクションでは、ECTV レジスタは 0 にセットされます。

#### 4.1.2 ECC に関するレジスタとトランザクション

Table 10 ECC に関するレジスタとトランザクション

関連レジスタ	関連 SPI トランザクション (Table 73 を参照してください)	関連クアッド SPI トランザクション (Table 77 を参照してください)
コンフィギュレーションレジスタ 4 (CFR4N, CFR4V) (Table 52 を参照してください)	任意レジスタ読み出し (RDARG_C_0)	任意レジスタ読み出し (RDARG_C_0)
ECC ステータス レジスタ (ECSV) (Table 55 を参照してください)	書き込みイネーブル (WRENB_0_0)	書き込みイネーブル (WRENB_0_0)
ECC アドレス トランザクション (EATV) (Table 56 を参照してください)	任意レジスタ書き込み (WRARG_C_1)	任意レジスタ書き込み (WRARG_C_1)
ECC エラー検出カウント レジスタ (ECTV) (Table 57 を参照してください)	ECC ステータス読み出し (RDECC_4_0, RDECC_C_0)	ECC ステータス読み出し (RDECC_4_0, RDECC_C_0)
	ECC ステータス レジスタクリア (CLECC_0_0)	ECC ステータス レジスタクリア (CLECC_0_0)

## 4.2 インフィニオン Endurance Flex アーキテクチャ (ウェア レベリング)

インフィニオン Endurance Flex アーキテクチャでは、高耐久性か長期データ保持に設定可能な領域へメモリアレイを分割できます。インフィニオン Endurance Flex アーキテクチャは、ウェア レベリング プールの一部であるすべてのセクタにプログラム / 消去サイクルが均等に分布される高耐久性領域にウェア レベリングを実装します。これは、個々のセクタの早期摩耗を防止し、デバイスの信頼性を大きく向上させます。

アーキテクチャ上では、インフィニオン Endurance Flex のウェア レベリング アルゴリズムは論理セクタの物理セクタへのマッピングに基づきます。製品の寿命期間中に、このマッピングはすべての物理セクタにおけるプログラム / 消去サイクルの均等な分布を維持するように変更されます。論理から物理へのマッピング情報は、セクタがスワップされたときに更新される専用フラッシュアレイに格納されます。セクタスワップは、消去トランザクションが発行されると行われます。


インフィニオン Endurance Flex アーキテクチャの高耐久性領域は少なくとも 20 セクタのセットを必要とします。長期データ保持期間、高耐久性、または両方の領域の設定に柔軟性を提供するために、4 ポイント アーキテクチャが用意されています。工場出荷時の設定では、すべてのポイントを無効にしており、ウェア レベリングの一部としてすべてのセクタを高耐久性として指定しています。4 ポイントを使用して最大 5 つの領域を形成し、それぞれを長期データ保持または高耐久性に設定できます。

Figure 41 はインフィニオン Endurance Flex アーキテクチャの概要を提供します。異なるセクタアーキテクチャに基づいた 5 つの可能な領域を示します。

### 注

11.4 KB セクタはインフィニオン Endurance Flex アーキテクチャの一部ではありません。

機能



**Figure 41 インフィニオン Endurance Flex アーキテクチャ概要**

機能




Figure 42 インフィニオン Endurance Flex アーキテクチャ概要( 続く )

**Table 11 領域定義 [12, 13, 14, 15]**

領域	下限	上限
0	セクタ 0	アドレス ポインタ 1
1	アドレス ポインタ 1	アドレス ポインタ 2
2	アドレス ポインタ 2	アドレス ポインタ 3
3	アドレス ポインタ 3	アドレス ポインタ 4
4	アドレス ポインタ 4	最上位セクタ

- 注
- 12. ポインタ アドレスは以下の規則に従う必要があります。
    - ポインタ 4 アドレス > ポインタ 3 アドレス
    - ポインタ 3 アドレス > ポインタ 2 アドレス
    - ポインタ 2 アドレス > ポインタ 1 アドレス
  - 13. 4KB セクタは含まれません。
  - 14. 高耐久性領域と長期データ保持領域は、デバイスが最初に電源投入されたときに設定する必要があります。これらは 1 度設定されると、変更できません。
  - 15. いずれの高耐久性領域もその最小サイズは 20 セクタです。

#### 4.2.1 コンフィギュレーション 1: 最大耐久性 - 1 高耐久性領域

最大耐久性は、すべての 256KB セクタを高耐久性として指定することで達成できます。すべてのセクタはインフィニオン Endurance Flex ポインタ アーキテクチャを使用して高耐久性として指定する必要があります。最大耐久性のポインタ コンフィギュレーションを、Table 12 に示します。

**Table 12 最大耐久性コンフィギュレーション用のインフィニオン Endurance Flex アーキテクチャ ポインタ値 [16]**

ポインタ番号	ポインタ アドレス EPTADn[8:0]	領域タイプ ERGNTn	ポインタイネーブル 番号 EPTEBn	グローバル領域選択 GBLSEL	ウェアレベリング イネーブル WRLVEN
0	該当なし	該当なし	該当なし	1'b1	1'b1
1	9'b1111111111	1'b1	1'b1	該当なし	該当なし
2	9'b1111111111				
3	9'b1111111111				
4	9'b1111111111				

注

- 16. これもデバイスのデフォルト コンフィギュレーションです。

#### 4.2.2 コンフィギュレーション 2: 2 領域選択 - 1 長期データ保持領域と 1 高耐久性領域

高耐久性または長期データ保持用のセクタはインフィニオン Endurance Flex アーキテクチャ ポインタを使用して指定する必要があります。領域 0 は長期データ保持として指定され、16 セクタから成ります。領域 1 は高耐久性として指定され、240 セクタから成ります。2 領域コンフィギュレーションのポインタセットアップを、Table 13 に示します。定義されるポインタの数は、構成される領域の数に基づきます。

**Table 13 2 つの領域コンフィギュレーション用のインフィニオン Endurance Flex アーキテクチャ ポインタ値**

ポインタ番号	ポインタ アドレス EPTADn[8:0]	領域タイプ ERGNTn	ポインタイネーブル 番号 EPTEBn	グローバル領域選択 GBLSEL	ウェアレベリング イネーブル WRLVEN		
0	該当なし	該当なし	該当なし	1'b0	1'b1		
1	9'b000010000	1'b1	1'b0	該当なし	該当なし		
2	9'b1111111111	1'b1	1'b1				
3							
4							

#### 4.2.3 インフィニオン Endurance Flex アーキテクチャ関連レジスタとトランザクション

Table 14 インフィニオン Endurance Flex アーキテクチャ関連レジスタとトランザクション

関連レジスタ	関連 SPI トランザクション (Table 73 を参照してください)	関連クアッド SPI トランザクション (Table 77 を参照してください)
インフィニオン Endurance Flex アーキテクチャ選択レジスタ (EFX40、EFX30、EFX20、EFX10、EFX00) <small>(95 ページのインフィニオン Endurance Flex アーキテクチャ選択レジスタ (EFXX) を参照してください)</small>	任意レジスタ読み出し (RDARG_C_0)	任意レジスタ読み出し (RDARG_C_0)
	任意レジスタ書き込み (WRARG_C_1)	任意レジスタ書き込み (WRARG_C_1)

### 4.3 データ整合性 CRC

HL-T/HS-T ファミリ デバイスは、メモリアレイ内のユーザー定義アドレス範囲に対してハードウェア加速の巡回冗長チェック (CRC) 計算を実行するために一連のトランザクションを備えます。計算はプログラムや消去と同じような組込み動作のもう一つのタイプであり、計算実行中はデバイスがビジーになります。CRC 動作は次の CRC32 多項式を使用して CRC チェック値を計算します。

CRC32 多項式 :  $X^{32} + X^{28} + X^{27} + X^{26} + X^{25} + X^{23} + X^{22} + X^{20} + X^{19} + X^{18} + X^{14} + X^{13} + X^{11} + X^{10} + X^9 + X^8 + X^6 + 1$

チェック値の生成シーケンスは、DICHK\_4\_1 トランザクションの入力で開始します。このトランザクションは、CRC 計算の対象となるアドレス範囲の開始を定義する CRC 開始アドレス レジスタに開始アドレスをロードすることを含みます。また、CRC 終了アドレス レジスタに終了アドレスをロードすることも含みます。CS# を HIGH にすると、CRC 計算が始まります。CRC プロセスは、開始アドレスと終了アドレスの間に格納されているデータのチェック値を計算します。

計算期間中、デバイスはビジー状態 (STR1V[0] - RDYBSY=1) に入ります。チェック値の計算が完了すると、デバイスはレディ状態 (STR1V[0] - RDYBSY=0) に戻り、計算結果のチェック値は読み出し可能になります。チェック値はデータ整合性 CRC レジスタ (DCRV[31:0]) に格納され、任意レジスタ読み出し (RDARG\_C\_0) トランザクションを使用して読み出せます。

チェック値の計算はデバイスがスタンバイ状態のときにのみ開始できます。始まった計算は、メモリアレイからデータを読み出すために CRC 一時停止トランザクション (SPEPD\_0\_0) で一時停止できます。一時停止状態では、ステータス レジスタ 2 の CRC 一時停止ステータスピットがセットされます (STR2V[4] - DICRCS=1)。いったん一時停止されたら、ホストはステータス レジスタを読み出したり、メモリアレイからデータを読み出したり、CRC 再開トランザクション (RSEPD\_0\_0) で CRC 計算を再開したりできます。

終了アドレス (ENDADD) は、開始アドレス (STRADD) より少なくとも 2 アドレス高くなければなりません。[ENDADD<STRADD+3] の場合、チェック値の計算は中止され、デバイスはレディ状態に戻ります (STR1V[0] - RDYBSY=0)。データ整合性 CRC 中止ステータスピットはセットされ (STR2V[3] - DICRCA=1)、中止状態を示します。DICRCA ビットはセットされたら、ソフトウェアリセットまたは後続の有効な CRC コマンド実行でクリアできます。[ENDADD<STRADD+3] の場合、チェック値は不定のデータを保持します。

注 :CRC チェック値の計算中に無効なトランザクションがあると、チェック値データが壊れことがあります。

#### 4.3.1 データ整合性チェックに関連するレジスタとトランザクション

Table 15 データ整合性 CRC に関するレジスタとトランザクション

関連レジスタ	関連 SPI トランザクション (Table 73 を参照してください)	関連クアッド SPI トランザクション (Table 77 を参照してください)
ステータス レジスタ 1 (STR1N, STR1V) (Table 41 を参照してください)	データ整合性チェック (DICHK_4_1)	データ整合性チェック (DICHK_4_1)
ステータス レジスタ 2 (STR2V) (Table 44 を参照してください)	消去 / プログラム / データ整合性チェック一時停止 (SPEPD_0_0)	消去 / プログラム / データ整合性チェック一時停止 (SPEPD_0_0)
データ整合性 CRC チェック値 レジスタ (DCRV) (Table 54 を参照してください)	消去 / プログラム / データ整合性チェック再開 (RSEPD_0_0)	消去 / プログラム / データ整合性チェック再開 (RSEPD_0_0)

## 4.4 データ保護スキーム

データ保護は、保存されているデータおよびデバイスコンフィギュレーションへの誤った変更を防止するためには必要です。誤った変更には、メモリアレイの誤った消去やプログラムだけでなく、デバイスの機能を変化させる可能性のあるコンフィギュレーションレジスタへの書き込みも含まれます。保護スキームは、単一のセクタやセクタグループ、メモリアレイの一部または全体を対象とする3つのタイプがあります。[Figure 43](#) に、異なる保護スキームと該当するデータ領域の概要を示します。




Figure 43 データ保護およびセキュリティ (書き込み / プログラム / 消去) スキーム

### 4.4.1 レガシー ブロック保護 (LBP)

レガシー ブロック保護 (LBP) はブロックベースのデータ保護スキームです。LBP は、レガシーシリアル NOR フラッシュ デバイスとの互換性をサポートします。LBP は、ステータスとコンフィギュレーションレジスタを保護することにより、メモリアレイおよびデバイスコンフィギュレーション内のデータを保護します。

#### 4.4.1.1 メモリアレイ保護

メモリアレイの保護は、ステータス レジスタ 1 (STR1N[4:2]/STR1V[4:2] - LBPROT[2:0]) およびコンフィギュレーション レジスタ 1 (CFR1N[5]/CFR1V[5] - TBPROT) のビットの組合せによるブロック サイズの選択に依存します。

**Table 16** に、LBP メモリ アレイのブロック選択のまとめを示します。

**Table 16 レガシー ブロック メモリ アレイ保護の選択**

CFR1N[5]/CFR1V[5] TBPROT	STR1N[4]/STR1V[4] LBPROT[2]	STR1N[3]/STR1V[3] LBPROT[1]	STR1N[2]/STR1V[2] LBPROT[0]	メモリ アレイ ブロック サイズ	256Mb (KB)	512Mb (KB)	1Gb (KB)
0	0	0	0	無	0	0	0
0	0	0	1	上位 1/64	512	1024	2048
0	0	1	0	上位 1/32	1024	2048	4096
0	0	1	1	上位 1/16	2048	4096	8192
0	1	0	0	上位 1/8	4096	8192	16384
0	1	0	1	上位 1/4	8192	16384	32768
0	1	1	0	上位 1/2	16384	32768	65536
0	1	1	1	全セクタ	32768	65536	131072
1	0	0	0	無	0	0	0
1	0	0	1	下位 1/64	512	1024	2048
1	0	1	0	下位 1/32	1024	2048	4096
1	0	1	1	下位 1/16	2048	4096	8192
1	1	0	0	下位 1/8	4096	8192	16384
1	1	0	1	下位 1/4	8192	16384	32768
1	1	1	0	下位 1/2	16384	32768	65536
1	1	1	1	全セクタ	32768	65536	131072

#### 4.4.1.2 コンフィギュレーション保護

LBP はコンフィギュレーション レジスタ 1 (CFR1N[4,0]/CFR1V[4,0] - PLPROT, TLPROT) で選択ビットを持ちます。これらの選択ビットはステータスとコンフィギュレーション レジスタを恒久的または一時的に保護し、したがってデバイスのコンフィギュレーションを保護します。一時的保護は、次の電源切断、ハードウェアリセット、または JEDEC シリアル フラッシュリセット シグナリング プロトコルまで有効なままであります。

**Table 17 オプション 2 - レガシー ブロック コンフィギュレーション保護の選択** <sup>[17]</sup>

CFR1N[4]/CFR1V[4] PLPROT	CFR1N[0]/CFR1V[0] TLPROT	レジスタ保護ステータス
0	0	ステータスとコンフィギュレーション レジスタは保護されません。
1	X	ステータスとコンフィギュレーション レジスタは恒久的に保護されます (TBPROT、LBPROT[2:0]、SP4KBS、TB4KBS)。
0	1	ステータスとコンフィギュレーション レジスタは次の電源切断まで保護されます (TBPROT、LBPROT[2:0]、SP4KBS、TB4KBS)。

注


17. コンフィギュレーションを保護することで、保護のために選択されたメモリ アレイ ブロックも保護されます。

#### 4.4.1.3 書き込み保護信号

書き込み保護 (DQ2\_WP#) 入力は、ステータス レジスタ書き込みディセーブル ビット (STR1x[7])とともに、ハードウェア入力信号で制御される保護を提供します。WP# が LOW で、STR1x[7] が「1」にセットされている場合、ステータス レジスタ 1 (STR1N と STR1V) およびコンフィギュレーション レジスタ 1 (CFR1N と CFR1V) は変更できません。これにより、ブロック保護ビットで定義された保護の無効化あるいは変更を防ぎます。

#### 4.4.1.4 レガシー ブロック保護のフローチャート

LBP 保護スキームのフローチャートを、[Figure 44](#) に示します。



**Figure 44** レガシー ブロック保護のフローチャート

#### 4.4.1.5 LBP に関するレジスタとトランザクション


**Table 18** LBP に関するレジスタとトランザクション

関連レジスタ	関連 SPI トランザクション ( <a href="#">Table 73</a> を参照してください)	関連クアッド SPI トランザクション ( <a href="#">Table 77</a> を参照してください)
ステータス レジスタ 1 (STR1N, STR1V) ( <a href="#">Table 41</a> を参照してください)	任意レジスタ読み出し (RDARG_C_0)	任意レジスタ読み出し (RDARG_C_0)
コンフィギュレーション レジスタ 1 (CFR1N, CFR1V) ( <a href="#">Table 45</a> を参照してください)	任意レジスタ書き込み (WRARG_C_1)	任意レジスタ書き込み (WRARG_C_1)
	ステータス レジスタ 1 読み出し (RDSR1_0_0)	ステータス レジスタ 1 読み出し (RDSR1_0_0)
	書き込みイネーブル (WRENB_0_0)	書き込みイネーブル (WRENB_0_0)


#### 4.4.2 高度セクタ保護(ASP)

高度セクタ保護(ASP)スキームでは、消去やプログラムを防止するために揮発性または不揮発性ロック機能によって個々のメモリアレイセクタを独立して制御できます。不揮発性ロックコンフィギュレーションもロックされるか、またはパスワードで保護されます。

メインメモリアレイのセクタは、揮発性(DYB)と不揮発性(PPB)の保護ビットペアにより消去やプログラムから保護されます。各DYB/PPBビットペアは個別に、該当セクタを保護するために「0」にセットされ、該当セクタの保護を解除するために「1」にクリアされます。DYB保護ビットは何回でもセットおよびクリアできますが、不揮発性のPPBビットそれぞれは対応する技術的な耐久性要件を満たす必要があります。[Figure 45](#)に、ASPの概要を示します。



**Figure 45** 高度セクタ保護(不揮発性)



**Figure 46** DYB と PPB の保護制御


ASPは、設計やシステムのニーズに応じて採用される複数のデータ保護スキームを作り出す豊富なコンフィギュレーションオプションセットを提供します。それらのコンフィギュレーションオプションは、42ページの[コンフィギュレーション保護](#)～47ページの[ASPに関連するレジスタとトランザクション](#)で説明します。

#### 4.4.2.1 コンフィギュレーション保護

ASP は持続的保護スキームを用いてデバイスのコンフィギュレーションを保護します。高度セクタ保護レジスタのビット 1 (ASPO[1] - ASPPER) は持続的保護スキームを選択し、次のレジスタまたはレジスタビットを書き込みやプログラムから保護します。

- CFR1V[6,5,4,2]/CFR1N[6,5,4,2] - SP4KBS, TBPROT, PLPROT, TB4KBS
- CFR3N[3]/CFR3V[3] - UNHYS
- ASPO[15:0]
- PWDO[63:0]

持続的保護スキームのフローチャートを、[Figure 47](#) に示します。



**Figure 47** 持続的保護スキームのフローチャート

#### 4.4.2.2 ダイナミック DYB ( 挿発性 ) セクタ保護

ダイナミック保護ビット (DYB) は挿発性で各セクタに固有であり、個別に変更できます。DYB は、PPB がクリアされたセクタに対してのみ保護を制御します。DYB 書き込みトランザクションを実行することで、DYB を「0」にセットするか、または「1」にクリアし、各セクタはそれぞれ保護または非保護の状態になります。この機能により、ソフトウェアが意図しない変更からセクタを簡単に保護できますが、変更が必要なときには保護を簡単に取り除くことを妨げません。DYB は、何度でも必要なだけ、「0」にセットまたは「1」にクリアできます。

ダイナミックセクタ保護スキームでは、電源投入時にすべての DYB 挿発性保護ビットを「0」にリセットするオプション(保護済み)があり、基本的にはすべてのセクタを消去やプログラムから保護します。高度セクタ保護レジスタのビット 4 (ASPO[4] - ASPDYB) を選択すると、電源投入保護スキームですべてのセクタに対してダイナミック保護 (DYB) を選択します。これらの DYB ビットは、必要に応じて個別に「1」にセットできます。電源投入時の保護を示すダイナミックセクタ保護スキームのフローチャートを、Figure 48 に示します。




Figure 48 ダイナミックセクタ保護スキームのフローチャート

#### 4.4.2.3 恒久的 / 一時的 PPB ( 不揮発性 ) セクタ保護


各不揮発性ビット (PPB) は個別のメモリセクタに対する不揮発性保護を提供します。すなわち、対応するビットが「1」にクリアされるまでメモリセクタはロックされたまま(保護が有効)です。ASP で PPB ベースの不揮発性選択を制御するには、恒久的および一時的と呼ばれる 2 つのオプションが用意されています。

#### 4.4.2.4 恒久的 PPB 保護スキーム

PPB は、個別の不揮発性フラッシュアレイに配置されます。セクタごとに 1 つの PPB ビットが割り当てられます。PPB が「0」にプログラムされた場合、該当するセクタはプログラムおよび消去動作から保護されます。PPB は個別にプログラムされますが、グループとして消去される必要があります。これは、個々のワードがメインアレイでプログラム可能であるが PPB セクタ全体が一括での消去を必要とすることと同様です。PPB ビットのプログラムには、通常のワードプログラム時間が必要です。PPB ビットプログラムまたは PPB ビット消去の間に、ステータスレジスタにアクセスしていつ動作が完了したかを確認できます。すべての PPB を消去するには、標準のセクタ消去時間が必要です。

恒久的 PPB ベースの保護スキームは、その名のとおり、恒久的であり変更されることはありません。PPB アーキテクチャがいったん決定されたら、高度セクタ保護レジスタのビット 0 (ASPO[0]) を選択することにより、すべての PPB ビットに対して恒久的保護が有効になり、基本的にはすべての PPB 消去とプログラム動作が無効になります。ASPO は書き込みまたはプログラムからも保護されます。

恒久的 PPB 保護スキームのフローチャートを、Figure 49 に示します。



#### 4.4.2.5 一時的 PPB 保護スキーム

PPB ベースの不揮発性保護アーキテクチャは一時的にロックできます。その間、個別の PPB ビットの消去とプログラムは禁止されます。持続的保護ロックビット (PPBLock) は、すべての PPB ビットを保護するための揮発性ビットです。「0」にクリアすると、すべての PPB をロックし、「1」にセットすると PPB の変更を許可します。PPB ロックビットはデバイスあたり 1 つのみです。PPB ロックトランザクション (WRPLB\_0\_0) を使用してこのビットを「0」にクリアします。PPB ロックビットは、すべての PPB を所望の設定にした後にのみ「0」にクリアしなければなりません。PPB ロックビットは、POR またはハードウェアリセット時に「1」にセットされます。PPB ロックトランザクションでクリアされた場合、PPBLock をセットできるソフトウェアコマンドシーケンスはなく、別のハードウェアリセットまたは電源投入のみが PPBLock をセットできます。

注 : 一時的 PPB 保護では、ASP コンフィギュレーションは必要とされません。

#### 4.4.2.6 パスワード保護スキーム

パスワード保護スキームは、PPBLock をセットするために 64 ビットのパスワードを必要とすることにより、更なる高いレベルのセキュリティを実現します。このパスワード要件に加えて、電源投入またはハードウェアリセット後、電源投入時の保護を確実にするために PPB ロックは「0」にクリアされます。完全なパスワードを入力してパスワードロック解除トランザクションを正常に完了すると、PPB ロックビットが「1」にセットされ、セクタの PPB の変更が可能になります。パスワード保護スキームは高度セクタ保護レジスタのビット 2 (ASPO[2] - ASPPWD) により選択されます。パスワード保護スキームは ASPO を書き込みやプログラムからも保護します。

注 パスワード保護スキームを選択する前にパスワードをプログラムする必要があります。パスワードロック解除 SPI トランザクション (PWDUL\_0\_1) は、比較用のパスワードを提供するために使用されます。パスワード保護スキームのフローチャートを [Figure 50](#) に示します。




Figure 50 パスワード保護スキームのフローチャート

#### 4.4.2.7 パスワード読み出し保護スキーム

パスワード読み出し保護スキームはパスワード保護スキームに代わり、最も優れたデータ保護を実現します。パスワード読み出し保護スキームでは、フラッシュメモリアレイは読み出し、プログラムおよび消去から保護されます。パスワードロック解除トランザクションが正常に完了するまでは、コンフィギュレーションレジスタ1のビット5(CFR1x[5]-TBPROT)によって選択された最下位または最上位(256 KB)セクタアドレス範囲のみが読み出せます。読み出しトランザクションで提供されたセクタアドレスに関係なく、「0」は最上位セクタから、「1」は最下位セクタから選択します。アレイの読み出し保護部分からの読み出しは、読み出し可能なセクタにリダイレクトします。

パスワードが提供される前に、パスワード読み出し保護モード中に次のトランザクションが許可されます。プログラムおよび消去失敗フラグクリアトランザクション、メモリアレイ全体読み出しトランザクション、パスワードロック解除トランザクション、メーカーとデバイスID読み出しトランザクション、SFDP読み出しトランザクション、ステータスレジスタ1読み出しトランザクション、ステータスレジスタ2読み出しトランザクション、ECCステータス読み出しトランザクション、ECCステータスレジスタクリアトランザクション、DPDモード開始トランザクション。

**注** パスワード読み出し保護スキームを選択する前にパスワードをプログラムする必要があります。パスワードロック解除SPIトランザクション(PWDUL\_0\_1)は比較のためにパスワードを提供します。

パスワード読み出し保護スキームのフローチャートを、[Figure 51](#)に示します。




Figure 51 パスワード読み出し保護スキームのフローチャート

#### 4.4.2.8 PPB ビット - OTP 選択

ASP は、PPB 消去トランザクション (ERPPB\_0\_0) を永久に無効にするコンフィギュレーションオプションを提供します。これにより、すべての PPB ビットが OTP になります。このオプションを使用すれば、PPB 保護はいったん選択されたら変更できなくなります。高度セクタ保護レジスタのビット 3 (ASPO[3] - ASPPP) を選択することで PPB ビットが OTP になります。

#### 4.4.2.9 一般的な ASP ガイドライン

- 持続的保護 (ASPPER) およびパスワード保護 (ASPPWD) は相互に排他的であり、一つのオプションしかプログラムできません。
- パスワード読み出し保護 (ASPRDP) は、必要な場合、パスワード保護 (ASPPWD) と同時にプログラムする必要があります。
- いったんパスワードがプログラムされ検証されたら、パスワードの読み出しを防ぐために、パスワード保護スキーム (ASPPWD) を「0」にプログラムする必要があります。
- パスワード読み出し保護スキームおよびパスワード保護スキームが有効になった（すなわち、ASPO[5] - ASPRD, ASPO[2] - ASPPWD が「0」にプログラムされた）場合、パスワードロック解除シーケンスに正しいパスワードが正常に入力されるまで、すべてのアドレスがブートセクタにリダイレクトされます。正しいパスワードが入力されると、パスワード読み出し保護モードが無効になり、すべてのアドレス指定が適切な位置を選択します。
- パスワード読み出し保護モードがアクティブの場合、メモリ空間のプログラムまたはレジスタへの書き込みは許可されません。

#### 4.4.2.10 ASP に関するレジスタとトランザクション

Table 19 ASP に関するレジスタとトランザクション

関連レジスタ	関連 SPI トランザクション (Table 73 を参照してください)	関連クアッド SPI トランザクション (Table 77 を参照してください)
高度セクタ保護レジスタ (ASPO) (Table 58 を参照してください)	ダイナミック保護ビット読み出し (RDDYB_4_0, RDDYB_C_0)	ダイナミック保護ビット読み出し (RDDYB_4_0, RDDYB_C_0)
	ダイナミック保護ビット書き込み (WRDYB_4_1, WRDYB_C_1)	ダイナミック保護ビット書き込み (WRDYB_4_1, WRDYB_C_1)
	持続的保護ビット読み出し (RDPPB_4_0, RDPPB_C_0)	持続的保護ビット読み出し (RDPPB_4_0, RDPPB_C_0)
	持続的保護ビットプログラム (PRPPB_4_0, PRPPB_C_0)	持続的保護ビットプログラム (PRPPB_4_0, PRPPB_C_0)
	持続的保護ビット消去 (ERPPB_0_0)	持続的保護ビット消去 (ERPPB_0_0)
	PPB 保護ロックビット書き込み (WRPLB_0_0)	PPB 保護ロックビット書き込み (WRPLB_0_0)
	パスワード読み出し保護モードロックビット (RDPLB_0_0)	パスワード読み出し保護モードロックビット (RDPLB_4_0)
	パスワードロック解除 (PWDUL_0_1)	パスワードロック解除 (PWDUL_4_1)
	書き込みイネーブル (WRENB_0_0)	書き込みイネーブル (WRENB_0_0)
	任意レジスタ読み出し (RDARG_C_0)	任意レジスタ読み出し (RDARG_C_0)
	任意レジスタ書き込み (WRARG_C_1)	任意レジスタ書き込み (WRARG_C_1)

#### 4.4.3 セキュアシリコン領域 (SSR)

セキュアシリコン領域 (SSR) はメインメモリアレイから独立した 1024 バイトのメモリ領域です。1024 バイトは 32 の個別にロック可能な 32 バイト領域に分割されます。Figure 52 に SSR の概要を示します。




Figure 52 OTP 保護 (不揮発性)

最初の 32 バイト領域 (アドレス 0 で始まる) は、他の 32 バイト領域に対して保護メカニズムを提供します。この領域の 16 最下位バイトは 128 ビットの乱数を含みます。この乱数は書き込み、消去またはプログラム不可です。この領域の次の 4 バイト (計 32 ビット) は「0」にセットされると、残りの 32 バイト領域をプログラムから保護します (32 バイト領域ごとに 1 ビット)。他のすべてのバイトは予約されています。

注 : 128 ビットの乱数を消去またはプログラムしようとすると、ERSERR または PRGERR になります。デバイスをスタンバイモードに復帰させるためにはハードウェアリセットが必要となります。

#### 4.4.3.1 SSR に関するレジスタとトランザクション

Table 20 SSR に関するレジスタとトランザクション

関連レジスタ	関連 SPI トランザクション (Table 73 を参照してください)	関連クアッド SPI トランザクション (Table 77 を参照してください)
該当なし	セキュアシリコン領域プログラム (PRSSR_C_1)	セキュアシリコン領域プログラム (PRSSR_C_1)
	セキュアシリコン領域読み出し (RDSSR_C_0)	セキュアシリコン領域読み出し (RDSSR_C_0)

### 4.5 セーフブート

SEMPERTM フラッシュメモリデバイスは、デバイスを初期化し、組込み動作を管理し、その他の高度な機能を実装するために使用する組込みマイクロコントローラーを内蔵します。組込みマイクロコントローラーの初期化失敗や不揮発性コンフィギュレーションレジスタの破損のため、フラッシュデバイスは使用できなくなることがあります。組込みマイクロコントローラー フームウェアの恒久的な破損などの壊滅的なイベントがなければ、デバイスを回復することが可能です。

セーフブート機能の使用では、ステータスレジスタをポーリングすることで、エラーシグネチャによる組込みマイクロコントローラーの初期化失敗やコンフィギュレーションレジスタの破損を検出できます。

#### 4.5.1 マイクロコントローラーの初期化失敗の検出

フラッシュデバイスの組込みマイクロコントローラーが正常に初期化しなかった場合、破滅的な故障でなければ、ハードウェアリセットによりデバイスを回復できます。ハードウェアリセットはホストコントローラーによって開始されなければいけません。マイクロコントローラーの初期化不良を検出すると、フラッシュデバイスは自動的にそのデフォルトのブートモード (1S-1S-1S) に戻り、ステータスレジスタに不良のシグネチャを与えます。

Table 21 に、初期化失敗検出時のデバイスのステータスレジスタビットを示します。

Table 21 ステータスレジスタ 1 電源投入検出シグネチャ

ビット	フィールド名	機能	検出シグネチャ
STR1V[7]	STCFWR	ステータスレジスタおよびコンフィギュレーションレジスタの書き込み保護(消去/プログラム)	0
STR1V[6]	PRGERR	プログラムエラーステータスフラグ	1
STR1V[5]	ERSERR	消去エラーステータスフラグ	1
STR1V[4]	LBPROT[2:0]	レガシー ブロック保護に基づくメモリアレイ サイズの選択	0
STR1V[3]		注: LBPROT[2:0] はブロック保護コンフィギュレーションに基づいて 000 ~ 111 の任意の値になります。	0
STR1V[2]			0
STR1V[1]	WRPGEN	書き込み/プログラムイネーブルステータスフラグ	0
STR1V[0]	RDYBSY	デバイスレディ/ビジーステータスフラグ	1

Table 22 電源投入時の故障検出時のインターフェースコンフィギュレーション [18]

インターフェース	サポートされるトランザクション	レジスタタイプ	アドレス(バイト数)	動作周波数	レジスタ読み出しレイテンシ(クロックサイクル数)	出力インピーダンス
SPI (1S-1S-1S)	ステータスレジスタ 1 読み出し (RDSR1_0_0) 任意レジスタ読み出し (RDARG_C_0)	ステータスレジスタ (揮発性専用)	4	最大 (RDSR1_0_0、RDARG_C_0 用)	2	45Ω

注

18. ステータスレジスタの読み出しで、不揮発性ステータスレジスタのアドレスを RDARG\_C\_0 に指定すると不確定な結果になります。

#### 4.5.1.1 ホスト ポーリング動作

ホストは、デバイスに初期化失敗が発生したかどうかを判断するために、ステータスレジスタポーリングシーケンスを実行する必要があります。Figure 53 にシーケンスのフローチャートを示します。




Figure 53 マイクロコントローラー初期化失敗検出用のホスト ポーリング シーケンス

**注** : ポーリング シーケンスは上位の I/O インターフェース コンフィギュレーションから下位の I/O インターフェース コンフィギュレーションへの順にのみ開始する必要があります。例えば、4S-4D-4D から 1S-1S-1S までです。

**注**

19. 仕様範囲内の Vcc で、ハードウェアリセットでは問題が解決しない場合、フラッシュデバイスを交換してください。

#### 4.5.1.2 マイクロコントローラー初期化失敗検出関連レジスタとトランザクション

Table 23 マイクロコントローラー初期化失敗関連レジスタとトランザクション

関連レジスタ	関連 SPI トランザクション (Table 73 を参照してください)	関連するクアッド SPI トランザクション (Table 77 を参照してください)
揮発性ステータス レジスタ 1 (STR1V) (Table 41 を参照してください)	任意レジスタ読み出し (RDARG_C_0) ステータス レジスタ 1 読み出し (RDSR1_0_0)	該当なし

#### 4.5.2 コンフィギュレーション破損検出

不揮発性レジスタへの書き込みなどのデバイス コンフィギュレーションの更新時に電力喪失が起こった場合やハードウェアリセットが行われた場合、レジスタ書き込みトランザクションは中断されます。デバイスはスタンバイモードに戻りますが、組込みの書き込み動作の終了が早すぎるため、不揮発性レジスタデータは高い確率で破損しています。次の電源投入時に、コンフィギュレーション破損が検出され、デバイスはデフォルトのブートモード (1S-1S-1S) に戻り、コンフィギュレーションの再度書き込みが可能になります。デバイスは設定された保護スキームを維持します。

Table 24 に、コンフィギュレーション破損検出時のデバイスのステータス レジスタビットを示します。

Table 24 ステータス レジスタ 1 コンフィギュレーション破損検出シグネチャ

ビット	フィールド名	機能	検出シグネチャ
STR1V[7]	STCFWR	ステータス レジスタおよびコンフィギュレーション レジスタの書き込み保護 (消去 / プログラム)	0
STR1V[6]	PRGERR	プログラム エラー ステータス フラグ	1
STR1V[5]	ERSERR	消去エラー ステータス フラグ	0
STR1V[4]	LBPROT[2:0]	レガシー ブロック保護に基づくメモリ アレイ サイズの選択	0
STR1V[3]		注 : LBPROT[2:0] はブロック保護コンフィギュレーションに基づいて 000 ~ 111 の任意の値になります。	0
STR1V[2]			0
STR1V[1]	WRPGEN	書き込み / プログラム イネーブル ステータス フラグ	0
STR1V[0]	RDYBSY	デバイス レディ / ビジー ステータス フラグ	1

Table 25 コンフィギュレーション破損検出時のインターフェース コンフィギュレーション

インターフェース	サポートされる トランザクション	アドレス (バイト数)	動作周波数	レジスタ読み出し レイテンシ (クロック サイクル数)	出力インピーダンス
SPI (1S-1S-1S)	すべての SPI (1S-1S-1S) トランザクション	4	最大	2	45Ω

#### 4.5.2.1 ホスト ポーリング動作

ホストは、デバイスにコンフィギュレーション破損が発生したかどうかを判断するために、ステータスレジスタ ポーリング シーケンスを実行する必要があります。Figure 54 にシーケンスのフローチャートを示します。




Figure 54 コンフィギュレーション破損検出用のホスト ポーリング シーケンス

注 : ポーリング シーケンスは上位の I/O インターフェース コンフィギュレーションから下位の I/O インターフェース コンフィギュレーションへの順にのみ開始する必要があります。例えば、4S-4D-4D から 1S-1S-1S までです。その逆ではありません。

#### 注

20. 仕様範囲内の Vcc で、ハードウェアリセットでは問題が解決しない場合、フラッシュ デバイスを交換してください。

#### 4.5.2.2 コンフィギュレーション破損検出関連レジスタ

Table 26 コンフィギュレーション破損検出関連レジスタとトランザクション

関連レジスタ	関連 SPI トランザクション (Table 73 を参照してください)	関連クアッド SPI トランザクション (Table 77 を参照してください)
揮発性ステータスレジスタ 1 (STR1V) (Table 41 を参照してください)	すべての 1S-1S-1S トランザクション	該当なし

## 4.6 オートブート

オートブート機能の使用では、電源投入またはハードウェアリセット後に、読み出しトランザクション(アドレスを含む)を発行する必要なく、ホストは HL-T/HS-T ファミリのデバイスからデータを読み出せます。デバイスコンフィギュレーションに基づき、CS# が LOW にされ CK がトグルすると、データはインターフェース I/O に出力されます。

読み出しデータの開始アドレスはオートブートレジスタ (ATBN[31:9] - STADR[22:0]) で指定されます。開始アドレスはメモリ内のいかなる (512 バイト) ページ境界の位置にあっても構いません。クロックサイクル数で表される開始遅延時間 (ATBN[8:1] - STDLY[7:0]) もオートブートレジスタで指定されます。遅延時間は、データが読み出される前に設定されます。遅延時間はホストの要件を満たすようにプログラムできますが、動作周波数に基づいたメモリアクセス時間を満たすために最小時間が必要です。オートブートの実行が成功または失敗した後、ステータスレジスタ 1 の値をチェックし、コンフィギュレーションの破損を検証することを強く推奨します(セーフブート)。

注: オートブートでは、ラップ機能を無効にしなければなりません。

注: 高度セクタ保護の一部として、オートブートはパスワード読み出し保護機能が有効になったときに無効にされます。パスワード読み出し保護機能が有効になったとき、オートブート (ATBN[0] - ATBTEN) を無効にすることを推奨します。

注: 最初のオートブートアドレスを長期データ保持領域に割り当てるなどを強く推奨します。

#### 4.6.1 オートブートに関連するレジスタとトランザクション

Table 27 オートブートに関連するレジスタとトランザクション

関連レジスタ	関連 SPI トランザクション (Table 73 を参照してください)	関連クアッド SPI トランザクション (Table 77 を参照してください)
オートブートレジスタ (ATBN) (Table 66 を参照してください)	任意レジスタ読み出し (RDARG_C_0)	任意レジスタ読み出し (RDARG_C_0)
	任意レジスタ書き込み (WRARG_C_1)	任意レジスタ書き込み (WRARG_C_1)
	オートブートトランザクション (Figure 15 を参照してください)	オートブート QPI トランザクション (Figure 26 を参照してください)

## 4.7 読み出し

HL-T/HS-T は、異なるメモリマップにアクセスするために次の異なる読み出しトランザクションに対応します。メモリアレイ読み出し、デバイス ID 読み出し、レジスタ読み出し、セキュアシリコン読み出し、保護 DYB ビットと PPB ビット読み出し。

これらの読み出しトランザクションは、トランザクションプロトコル節で記載されているすべてのプロトコルを使用でき、次の機能を使用する可能性が考えられます。

- 読み出しトランザクションは、メモリアレイにアクセスする時間を得るためにアドレスに続いてレイテンシサイクルを必要とします (1S-1S-1S プロトコルの RDAY1\_4\_0 と RDAY1\_C\_0 を除く) ([Table 49](#) を参照してください)。
- 読み出しトランザクションは、データの始まりの直前のレイテンシサイクル中に、すべてのデータ出力上でメモリによって駆動されたデータ学習パターン (DLP) を使用できます (57 ページの [データ学習パターン \(DLP\)](#) を参照してください)。
- 読み出しトランザクションは、ラップ読み出し長および 8、16、32 または 64 バイトの整列グループのオプションがあります ([Table 52](#) と [Table 53](#) を参照してください)。

### 4.7.1 ID 読み出しトランザクション

固有 ID トランザクションは 3 つあり、それぞれがシングルとクアッド SPI プロトコルに対応します (98 ページの [トランザクションテーブル](#) を参照してください)。

#### 4.7.1.1 デバイス ID 読み出しトランザクション

デバイス ID 読み出し (RDIDN\_0\_0) トランザクションはメーカー ID とデバイス ID への読み出しアクセスを提供します。このトランザクションは、CFR3V[7:6] で設定されたレイテンシサイクルを使用して 166MHz の最大クロック周波数を有効にします。

#### 4.7.1.2 クアッド ID 読み出し

クアッド ID 読み出し (RDQID\_0) トランザクションはメーカー ID とデバイス ID の情報への読み出しアクセスを提供します。このトランザクションは、RDIDN\_0\_0 トランザクションが提供する同じ情報を QPI モードで読み出す別の方法です。他のあらゆる点において、このトランザクションは RDIDN\_0\_0 トランザクションと同じように動作します。

このトランザクションは、デバイスがクアッドモード (CFR1V[1]=1) にある場合にのみ認識されます。命令は DQ0 ~ DQ3 上でシフトインされます。命令の最後のビットがデバイスヘシフトインされた後、ダミーサイクルが経過すると、メーカー ID の 1 バイトおよびデバイス ID の 2 バイトは DQ0 ~ DQ3 で順次にシフトアウトされます。定義された ID アドレス空間の終わりを越えて出力を継続的にシフトすると、未定義のデータが発生します。トランザクションの最大のクロック周波数は 166 MHz です。

#### 4.7.1.3 SFDP 読み出しトランザクション

シリアルフラッシュ検出可能パラメーター読み出し (RSFDP\_3\_0) トランザクションは JEDEC シリアルフラッシュ検出可能パラメーター (SFDP) へのアクセスを提供します (98 ページの [トランザクションテーブル](#) を参照してください)。このトランザクションは 3 バイトのアドレススキームを使用します。0 以外のアドレスがセットされた場合、SFDP 空間内の選択された位置は読み出しデータの開始点となります。これにより、SFDP 空間の任意のパラメーターへランダムにアクセスできます。連続 (順次) 読み出しあり RSFDP\_3\_0 トランザクションで対応されます。8 レイテンシサイクルが必要です。SFDP 読み出しトランザクションは、パスワードが与えられる前にはパスワード読み出し保護モードで無効です。SFDP 読み出しトランザクションの最大のクロック周波数は 50 MHz です。

#### 4.7.1.4 固有 ID 読み出しトランザクション

固有 ID 読み出し (RDUID\_0\_0) トランザクションはデバイス ID 読み出しトランザクションと同様ですが、デバイス独自の異なる 64 ビットの番号にアクセスします。固有 ID は工場出荷時にプログラムされます。

#### 4.7.1.5 ID 読み出しに関連するレジスタとトランザクション

Table 28 ID 読み出しに関連するレジスタとトランザクション

関連レジスタ	関連 SPI トランザクション (Table 73 を参照してください)	関連クアッド SPI トランザクション (Table 77 を参照してください)
コンフィギュレーションレジスタ 3(CFR3N, CFR3V) (Table 50 を参照してください)	ID 読み出し (RDIDN_0_0)	ID 読み出し (RDIDN_0_0)
	シリアル フラッシュ検出可能パラメーター読み出し (RSFDP_3_0)	シリアル フラッシュ検出可能パラメーター読み出し (RSFDP_3_0)
	固有 ID 読み出し (RDUID_0_0)	メーカーおよびデバイス ID のクアッド読み出し (RDQID_0_0)

#### 4.7.2 メモリアレイ読み出しトランザクション

メモリアレイデータは、任意のバイト境界で始まるメモリから読み出せます。データバイトは、ホストが CS# 入力を HIGH に駆動してデータ転送を完了させるまで、下位バイトアドレスから上位バイトアドレスへ順次に読み出されます。バイトアドレスがメモリアレイの最大アドレスに達すると、読み出しがアレイのゼロアドレスで継続します。

##### 4.7.2.1 SPI 読み出しおよび高速読み出しトランザクション

SPI SDR 読み出しおよび SDR 高速読み出しトランザクション (1S-1S-1S) は、レガシ SPI との後方互換性を必要とするホストシステムに対してサポートされます。SDR 高速読み出しトランザクションは 3 または 4 バイトアドレスオプションで利用可能です。このプロトコルはデータキャプチャ用に DLP に対応していません。ラップ読み出し長のオプションは利用可能です。読み出しトランザクションは 50 MHz の最大クロック周波数に対応しており、レイテンシサイクルは必要ありません。高速読み出しトランザクションは、CFR2V[3:0] で設定されたレイテンシサイクルを使用して 166 MHz の最大クロック周波数を有効にします (98 ページの [トランザクションテーブル](#) を参照してください)。

4 バイト高速読み出しトランザクションはアドレスの後に続く連続読み出しモードビットを持ちます。これにより、最初の 4 バイト高速読み出しこmandoが、次のトランザクションも 4 バイト高速読み出しこmandoであることを示すモードビットパターン Axh を送信した後、一連の 4 バイト高速読み出しトランザクションは 8 ビット命令を不要にできます。一連の 4 バイト高速読み出しトランザクションの最初のコマンドは 8 ビット命令で始まり、その後にアドレス、8 サイクルのモードビットおよび任意のレイテンシ期間が続きます。モードビットパターンが Axh であれば、次のトランザクションはコマンドビットを持たない追加の 4 バイト高速読み出しトランザクションであると見なされます。このトランザクションはアドレスで始まり、その後にモードビットおよび任意のレイテンシが続きます。その後、与えられたアドレスでのメモリ内容は DQ1\_SO 上でシフトアウトされます。

##### 4.7.2.2 SDR デュアル I/O 読み出しトランザクション

SDR デュアル I/O 読み出しひトランザクションはデュアル I/O SDR (1S-2S-2S) プロトコルを使用して高データスループットを実現します。このプロトコルはデータキャプチャ用に DLP に対応していません。ラップ読み出し長のオプションは利用可能です。これは 3 または 4 バイトアドレスオプションをサポートします。モードビットおよび連続読み出しひトランザクションもサポートします。このトランザクションは、CFR2V[3:0] で設定されたレイテンシサイクルを使用し、最大 166 MHz のクロック周波数を有効にします (98 ページの [トランザクションテーブル](#) を参照してください)。

##### 4.7.2.3 SDR クアッド出力読み出しトランザクション

SDR クアッド出力読み出しトランザクションは SDR クアッド出力 (1S-1S-4S) プロトコルを使用します。このプロトコルはデータキャプチャ用に DLP に対応します。ラップ読み出し長のオプションは利用可能です。これは 3 または 4 バイトアドレスオプションをサポートします。このトランザクションは、CFR2V[3:0] で設定されたレイテンシサイクルを使用し、最大 166 MHz のクロック周波数を有効にします (98 ページの [トランザクションテーブル](#) を参照してください)。

#### 4.7.2.4 SDR と DDR クアッド I/O 読み出しトランザクション

SDR クアッド I/O 読み出しトランザクションは SDR クアッド I/O (1S-4S-4S) プロトコルを、DDR クアッド I/O 読み出しトランザクションは DDR クアッド I/O (1S-4D-4D) プロトコルを使用します。これらのプロトコルはデータキャプチャ用に DLP に対応します。ラップ読み出し長のオプションは利用可能です。両方のトランザクションはモードビットおよび連続読み出しトランザクションもサポートします。SDR クアッド I/O トランザクションでは、モードビットパターンは Axh であり、次のトランザクションはコマンドビットを提供しない追加の SDR クアッド I/O トランザクションであると見なされます。

DDR クアッド I/O トランザクションでは、モードビットパターンは A5h となり、次のトランザクションはコマンドビットを提供しない追加の DDR クアッド I/O トランザクションであると見なされます。3 または 4 バイトアドレスオプションをサポートします。これらのトランザクションは、CFR2V[3:0] で設定されたレイテンシサイクルを使用し、最大 166 MHz のクロック周波数を有効にします (98 ページの [トランザクションテーブル](#) を参照してください)。

#### 4.7.2.5 QPI SDR と DDR 読み出しトランザクション

QPI SDR 読み出しトランザクションは SDR QPI (4S-4S-4S) プロトコルを、QPI DDR 読み出しトランザクションは DDR QPI (4S-4D-4D) プロトコルを使用します。これらのプロトコルはデータキャプチャ用に DLP に対応します。ラップ読み出し長のオプションは利用可能です。両方のトランザクションはモードビットおよび連続読み出しトランザクションもサポートします。SDR QPI トランザクションでは、モードビットパターンは Axh であり、次のトランザクションはコマンドビットを提供しない追加の SDR QPI トランザクションであると見なされます。

DDR QPI トランザクションでは、モードビットパターンは A5h となり、次のトランザクションはコマンドビットを提供しない追加の DDR QPI トランザクションであると見なされます。3 または 4 バイトアドレスオプションをサポートします。これらのトランザクションは、CFR2V[3:0] で設定されたレイテンシサイクルを使用し、最大 166 MHz のクロック周波数を有効にします (98 ページの [トランザクションテーブル](#) を参照してください)。

#### 4.7.2.6 メモリアレイ読み出しに関連するレジスタとトランザクション

Table 29 メモリアレイ読み出しに関連するレジスタとトランザクション

関連レジスタ	関連 SPI トランザクション ( <a href="#">Table 73</a> を参照してください)	関連デュアル I/O トランザクション ( <a href="#">Table 74</a> を参照してください)	関連クアッド SPI トランザクション ( <a href="#">Table 77</a> を参照してください)
コンフィギュレーションレジスタ 2(CFR2N, CFR2V) ( <a href="#">Table 48</a> を参照してください)	SDR 読み出し (RDAY1_4_0, RDAY1_C_0)	SDR デュアル I/O 読み出し (RDAY3_4_0, RDAY3_C_0)	SDR クアッド出力読み出し (RDAY4_4_0, RDAY4_C_0)
コンフィギュレーションレジスタ 4(CFR4N, CFR4V) ( <a href="#">Table 52</a> を参照してください)	高速 SDR 読み出し (RDAY2_4_0, RDAY2_C_0)	SDR デュアル I/O 連続読み出し (RDAY6_4_0, RDAY6_C_0)	SDR クアッド I/O 読み出し (RDAY5_4_0, RDAY5_C_0)
データ学習パターン (DLPN, DLPV) ( <a href="#">Table 63</a> を参照してください)	-	-	SDR クアッド I/O 連続読み出し (RDAY6_4_0, RDAY6_C_0)
	-	-	DDR クアッド I/O 読み出し (RDAY7_4_0, RDAY7_C_0)
	-	-	DDR クアッド I/O 連続読み出し (RDAY8_4_0, RDAY8_C_0)
	-	-	QPI SDR 読み出し (RDAY5_4_0, RDAY5_C_0)
	-	-	QPI SDR 連続読み出し (RDAY6_4_0, RDAY6_C_0)
	-	-	QPI DDR 読み出し (RDAY7_4_0, RDAY7_C_0)
	-	-	QPI DDR 連続読み出し (RDAY8_4_0, RDAY8_C_0)

#### 4.7.3 レジスタ読み出しトランザクション

組込み動作ステータスを報告するか、またはデバイス設定オプションを制御するためのレジスタが複数あります。レジスタには揮発性ビットと不揮発性ビットがあります。レジスタを読み出すには 2 つの方法があります。任意レジスタ読み出しトランザクションは、アドレス指定により不揮発性と揮発性のすべてのデバイス レジスタを読み出す方法を提供します。レジスタごとに定義され、そのレジスタの内容のみを読み出す専用のレジスタ読み出しトランザクションもあります。

##### 4.7.3.1 任意レジスタ読み出し

任意レジスタ読み出し (RDARG\_C\_0) トランザクションは不揮発性と揮発性のすべてのデバイス レジスタを読み出す最良の方法です。トランザクションは読み出すレジスタのアドレスを含みます (98 ページの [トランザクションテーブル](#) を参照してください)。その後に、不揮発性レジスタの読み出しのために CFR2V[3:0]、揮発性レジスタの読み出しのために CFR3V[7:6] で設定されたレイテンシ サイクル数が続きます。不揮発性レジスタ レイテンシ サイクルについては [Table 49](#) を、揮発性レジスタ レイテンシ サイクルについては [Table 51](#) を参照してください。そして、選択したレジスタの内容が返されます。読み出しアクセスが続くと、トランザクションが終了されるまでレジスタ内容が返されます。各 RDARG\_C\_0 トランザクションで 1 バイトのレジスタ位置のみを読み出します。2 データ バイト以上のレジスタに対しても、各データ バイトを読み出すために RDARG\_C\_0 トランザクションを再度使用する必要があります。

RDARG\_C\_0 トランザクションの最大のクロック周波数は 166 MHz です。

RDARG\_C\_0 トランザクションは、ステータス レジスタ 1 (STR1V) を読み出すために組込み動作中に使用できます。これは、ASP PPB アクセス レジスタ (PPAV) や ASP ダイナミック ブロック アクセス レジスタ (DYAV) などのレジスタを読み出すために使用されません。アクセスしたアレイの位置を選択し、読み出すために個別のコマンドが必要です。ASPR[2:0] をプログラムすることで ASP パスワード保護モードを選択した場合、RDARG\_C\_0 トランザクションは PASS レジスタ位置から無効なデータを読み出します。未定義の位置を読み出すと未定義のデータが返ります。

##### 4.7.3.2 ステータス レジスタ読み出しトランザクション

ステータス レジスタ読み出し (RDSR1\_0\_0、RDSR2\_0\_0) トランザクションはステータス レジスタの揮発性内容を読み出します。このトランザクションは、揮発性レジスタを読み出すために CFR3V[7:6] で設定されたレイテンシ サイクルを使用し、166 MHz の最大クロック周波数を有効にします。

揮発性ステータス レジスタの内容はプログラム、消去または書き込み動作の実行中でもいつでも読み出せます。

8 の倍数のクロック サイクルを提供することでステータス レジスタ 1 を連続的に読み出せます。ステータスは各 8 サイクルの読み出しごとに更新されます。

##### 4.7.3.3 コンフィギュレーション レジスタ読み出しトランザクション

コンフィギュレーション レジスタ読み出し (RDCR1\_0\_0) トランザクションはコンフィギュレーション レジスタの揮発性内容を読み出します。このトランザクションは、揮発性レジスタを読み出すために CFR3V[7:6] で設定されたレイテンシ サイクルを使用し、166 MHz の最大クロック周波数を有効にします。揮発性ステータス レジスタの内容はプログラム、消去または書き込み動作の実行中でもいつでも読み出せます。

コンフィギュレーション レジスタは 8 の倍数のクロック サイクルを提供することで連続的に読み出せます。ステータスは各 8 サイクルの読み出しごとに更新されます。

##### 4.7.3.4 ダイナミック保護ビット (DYB) アクセス レジスタ読み出しトランザクション

DYB アクセス レジスタ読み出し (RDDYB\_4\_0、RDDYB\_C\_0) トランザクションは DYB アクセス レジスタの内容を読み出します。このトランザクションは、揮発性レジスタを読み出すために CFR3V[7:6] で設定されたレイテンシ サイクルを使用し、166 MHz の最大クロック周波数を有効にします。DYB アクセス レジスタは連続的に読み出せますが、DYB レジスタのアドレスはインクリメントしないため、この方法で DYB アレイ全体を読み出すことはできません。各位置は別々の DYB 読み出しひトランザクションで読み出さなければいけません。

#### 4.7.3.5 持続的保護ビット (PPB) アクセス レジスタ読み出しトランザクション

PPB アクセス レジスタ読み出し (RDPBB\_4\_0, RDPBB\_C\_0) トランザクションは PPB アクセス レジスタの内容を読み出します。このトランザクションは、CFR2V[3:0] で設定されたレイテンシ サイクルを使用して 166 MHz の最大クロック周波数を有効にします。PPB アクセス レジスタは連続的に読み出せますが、PPB レジスタのアドレスはインクリメントしないため、この方法で PPB アレイ全体を読み出すことはできません。各位置は別々の PPB 読み出しトランザクションで読み出さなければいけません。

#### 4.7.3.6 PPB ロック レジスタ読み出しトランザクション

PPB ロック レジスタ読み出し (RDPLB\_0\_0) トランザクションは不揮発性レジスタの内容を読み出します。このトランザクションは、揮発性レジスタを読み出すために CFR3V[7:6] で設定されたレイテンシ サイクルを使用し、166 MHz の最大クロック周波数を有効にします。PPB ロック ビットを連続的に読み出すことは可能です。

#### 4.7.3.7 ECC データ ユニット ステータス読み出し

ECC データ ユニット ステータス読み出し (RDECC\_4\_0, RDECC\_C\_0) トランザクションはアドレス指定したデータ ユニットの ECC ステータスを判定するために使用されます。アドレスの LSb は ECC データ ユニットに整列されなければいけません。トランザクションは、揮発性レジスタを読み出すために CFR3V[7:6] で設定されたレイテンシ サイクルを使用し、166 MHz の最大クロック周波数を有効にします。その後、選択した ECC ユニットの ECC ステータス バイト内容を出力します。それ以降のデータは不定です。次の ECC ユニットのステータスを読み出すには、別の RDECC\_4\_0 または RDECC\_C\_0 トランザクションを 16 バイト (データ ユニット サイズ /8) で増分する次のアドレスに送信する必要があります。

#### 4.7.3.8 レジスタ読み出しに関連するレジスタとトランザクション

Table 30 レジスタ読み出しに関連するレジスタとトランザクション

関連レジスタ	関連 SPI トランザクション ( <a href="#">Table 73</a> を参照してください)	関連クアッド SPI トランザクション ( <a href="#">Table 77</a> を参照してください)
コンフィギュレーション レジスタ 2 (CFR2N, CFR2V) ( <a href="#">Table 48</a> を参照してください)	任意 レジスタ読み出し (RDARG_C_0)	任意 レジスタ読み出し (RDARG_C_0)
コンフィギュレーション レジスタ 3 (CFR3N, CFR3V) ( <a href="#">Table 50</a> を参照してください)	ステータス レジスタ 1 読み出し (RDSR1_0_0)	ステータス レジスタ 1 読み出し (RDSR1_0_0)
	ステータス レジスタ 2 読み出し (RDSR2_0_0)	ステータス レジスタ 2 読み出し (RDSR2_0_0)
	DYB 読み出し (RDDYB_4_0, RDDYB_C_0)	DYB 読み出し (RDDYB_4_0, RDDYB_C_0)
	PPB 読み出し (RDPPB_4_0, RDPPB_C_0)	PPB 読み出し (RDPPB_4_0, RDPPB_C_0)
	PPB ロック読み出し (RDPLB_0_0)	PPB ロック読み出し (RDPLB_0_0)
	ECC ステータス読み出し (RDECC_4_0, RDECC_C_0)	ECC ステータス読み出し (RDECC_4_0, RDECC_C_0)
	コンフィギュレーション レジスタ 1 読み出し (RDCR1_0_0)	コンフィギュレーション レジスタ 1 読み出し (RDCR1_0_0)

#### 4.7.4 データ学習パターン (DLP)

デバイスは、ホストコントローラーがデータキャプチャ ウィンドウを最適化することを可能にするデータ学習パターン (DLP) に対応します。読み出しプリアンブルトレーニングはクアッド モードの読み出し動作に対してのみ利用可能です。プログラム可能な学習パターンは DLP レジスタに格納されます。学習を有効にするためには、非ゼロのパターンを DLP レジスタに格納する必要があります。デバイスはレイテンシ サイクル中にパターンを出力します。最初の 3 レイテンシ クロック サイクルがダミーサイクルとして扱われるため、ホストによって入力されたアドレスの終了と、デバイスによって出力されたパターンとの間のバスターンアラウンドは問題ではありません。すべての IO 信号は同じデータ学習パターン ビットを転送します。

デバイスはレイテンシ サイクル中に学習パターンを出力します。IO 信号で駆動されるパターンは、読み出しトランザクションのために利用可能なレイテンシ サイクルの数によって異なります。SDR 動作のためにレイテンシが少なくとも 9 クロック サイクルにセットされた場合、デバイスは読み出しデータを出力する前に最後の 8 クロック サイクルで IO 上でパターンを出力します。しかし、レイテンシが 9 クロック サイクル未満にセットされた場合、データ学習パターンは出力されません。DDR 動作のためにレイテンシが少なくとも 5 クロック サイクルにセットされた場合、デバイスは読み出しデータを出力する前に

## 機能

最後の 4 クロックサイクルで IO 上でパターンを出力します。しかし、レイテンシが 4 クロックサイクル未満にセットされた場合、データ学習パターンは出力されません。

### 4.7.4.1 データ学習パターンに関連するレジスタとトランザクション

Table 31 DLP に関するレジスタとトランザクション

関連レジスタ	関連 SPI トランザクション (Table 73 を参照してください)	関連クアッド SPI トランザクション (Table 77 を参照してください)
データ学習レジスタ (DLPN, DLPV) (Table 48 を参照してください)	データ学習パターンプログラム (PRDLP_0_1)	データ学習パターンプログラム (PRDLP_0_1)
	データ学習パターン書き込み (WRDLP_0_1)	データ学習パターン書き込み (WRDLP_0_1)
	データ学習パターンレジスタ読み出し (RDDLP_0_0)	データ学習パターンレジスタ読み出し (RDDLP_0_0)

## 4.8 書き込み

レジスタに書き込むために書き込みトランザクションがあります。トランザクションプロトコル節に記載されているように、書き込みトランザクションは SPI とクアッド SPI プロトコルを使用します。

### 4.8.1 書き込みイネーブルトランザクション

書き込みイネーブル (WRENB\_0\_0) トランザクションは、ステータスレジスタ 1 の書き込み / プログラムイネーブルステータスピット WRPGEN (STR1V[1]) を「1」にセットします。書き込み、プログラム、および消去トランザクションを有効にするためには、書き込みイネーブル (WRENB\_0\_0) トランザクションを発行することで WRPGEN ビットを「1」にセットする必要があります (98 ページの [トランザクションテーブル](#) を参照してください)。

### 4.8.2 振発性レジスタ用書き込みイネーブル

振発性ステータスとコンフィギュレーションレジスタに書き込むために、WRENV\_0\_0 トランザクションの後に任意のレジスタ書き込みトランザクションを送信します。これにより、典型的な不揮発性ビット書き込みサイクルを待機させたり、不揮発性ステータスまたはコンフィギュレーションレジスタビットの書き換え可能回数に影響を与えたりせず、システムコンフィギュレーションおよびメモリ保護方式は迅速かつ柔軟に変更できます。WRENV\_0\_0 トランザクションは単に、後続のレジスタ書き込みトランザクションに揮発性ステータスとコンフィギュレーションレジスタビット値を変更するように指示するだけです。

### 4.8.3 書き込みディセーブルトランザクション

書き込みディセーブル (WRDIS\_0\_0) トランザクションはステータスレジスタ 1 の書き込み / プログラムイネーブルステータスピット WRPGEN (STR1V[1]) を「0」にクリアします。

実行用に WRPGEN を「1」にセットすることを必要とするコマンドを無効にするために、WRPGEN は書き込みディセーブル (WRDIS\_0\_0) を発行することで「0」にクリアされます。メモリの内容を破壊する可能性がある不注意な書き込み、プログラム、消去からメモリ領域を保護するために、ユーザーは WRDIS\_0\_0 トランザクションを使用できます。RDYBSY ビット (STR1V[0]) = 1 のとき、組込み動作中の WRDIS\_0\_0 トランザクションは無視されます (98 ページの [トランザクションテーブル](#) を参照してください)。

### 4.8.4 プログラムおよび消去失敗フラグクリアトランザクション

プログラムおよび消去失敗フラグクリア (CLPEF\_0\_0) トランザクションは、STR1V[5] ビット (消去エラーフラグ) と STR1V[6] ビット (プログラムエラーフラグ) を「0」にリセットします。いずれかのエラービットがセットされたときデバイスはビジーの状態を維持するため、RDYBSY が「1」にセットされてデバイスがビジーの状態であっても、このトランザクションは受け入れられます。WRPGEN ビットはこのトランザクションの実行後も変化しません (98 ページの [トランザクションテーブル](#) を参照してください)。

### 4.8.5 ECCステータスレジスタクリアトランザクション

ECCステータスレジスタクリア (CLECC\_0\_0) トランザクションは ECSV[4] ビット (2 ビット ECC 検出)、ECSV[3] ビット (1 ビット ECC 訂正)、INSV[1:0] の ECC 検出ステータスピット、アドレストラップレジス

## 機能

タ EATV[31:0], および ECC 検出カウンター ECTV[15:0] をリセットします。このトランザクションの実行前に WRPGEN ビットをセットする必要はありません。いずれかのエラービットがセットされたときデバイスはビジーの状態を維持するため、WRPGEN が「1」にセットされてデバイスがビジーの状態であっても、ECC ステータスレジスタクリアトランザクションは受け入れられます。WRPGEN ビットはこのコマンドの実行後も変化しません (98 ページの [トランザクションテーブル](#) を参照してください)。

### 4.8.6 レジスタ書き込みトランザクション

レジスタ書き込み(WRREG\_0\_1)トランザクションはステータスレジスタおよびコンフィギュレーションレジスタに新しい値を書き込みます。デバイスはレジスタ書き込みトランザクションを受け入れる前に、書き込みイネーブルまたは揮発性レジスタ用書き込みイネーブルトランザクションを受信する必要があります。書き込みイネーブルコマンドを正常に復号した後、デバイスはステータスレジスタの WRPGEN をセットしてすべての書き込み動作を有効にします。

レジスタ書き込みトランザクションは命令およびデータバイトを DQ0\_SI 上でシフトすることで入力されます。ステータスおよびコンフィギュレーションレジスタの長さは 1 データバイトです。

WRR 動作は単一の動作として、レジスタを消去してから新しい値をプログラムします。WRREG\_0\_1 動作に不具合がある場合、レジスタ書き込みトランザクションは PRGERR または ERSERR ビットをセットします。

### 4.8.7 任意レジスタ書き込みトランザクション

任意レジスタ書き込み(WRARG\_C\_1)トランザクションは不揮発性と揮発性のすべてのデバイスレジスタに書き込む方法を提供します。このトランザクションは、書き込むレジスタのアドレスと、それに続いてアドレス指定したレジスタに書き込む 1 データバイトを含みます (98 ページの [トランザクションテーブル](#) を参照してください)。

デバイスが WRARG\_C\_1 トランザクションを受け入れる前に、書き込みイネーブル(WRENB\_0\_0)トランザクションを発行して復号する必要があります。これにより、ステータスレジスタの書き込み / プログラムイネーブルビット(WRPGEN)がセットされ、いかなる書き込み動作も可能になります。動作完了を判定するために、RDYDSY ビット(STR1V[0])がチェックされます。動作中にエラーが発生したかを判定するために、PRGERR と ERSERR ビット(STR1V[6:5])がチェックされます。

いくつかのレジスタには、混合したビットタイプおよびどのビットを修正するかを制御する個別のルールを持つものがあります。ビットには読み出し専用, OTP, 予約済み(DNU)のタイプがあります。

読み出し専用ビットは変更できず、WRARG\_C\_1 トランザクションデータバイト内の対応するビットは、プログラム / 消去エラーの表示(STR1V[6:5] の PRGERR または ERSERR)をセットせずに無視されます。したがって、WRARG\_C\_1 データバイト内これらのビット値は関係ありません。

OTP ビットはデフォルト状態の逆のレベルにのみプログラムできます。OTP ビットをデフォルト状態に復帰させるための書き込みは無視され、エラーはセットされません。

WRARG\_C\_1 データで変更された不揮発性ビットを更新するには不揮発性レジスタ書き込み時間( $t_W$ )を要します。更新プロセスは不揮発性レジスタビットに対する消去およびプログラム動作を含みます。更新プロセスの消去またはプログラム部分が失敗した場合、対応するエラービットおよび STR1V の RDYBSY ビットは「1」にセットされます。

レジスタ書き込みが完了 / 失敗したタイミングを判定するために、ステータスレジスタ 1 を繰り返し読み出して(ポーリングして) RDYBSY ビット(STR1V[0])とエラービット(STR1V[6, 5])を監視します。書き込みが失敗した場合、CLPEF\_0\_0 トランザクションを使用してエラーステータスをクリアし、デバイスをスタンバイ状態に復帰させられます。

ASP PPB ロック レジスタ(PPLV)は WRARG\_C\_1 トランザクションで書き込めません。PPLV レジスタに書き込めるのは PPB ロックビット書き込み(WRPLB\_0\_0)トランザクションのみです。

データ整合性チェック レジスタは WRARG\_C\_1 トランザクションで書き込めません。データ整合性チェック レジスタはデータ整合性チェックトランザクション(DICHK\_4\_1)を実行することでロードされます。

#### 4.8.8 PPB ロック ビット書き込み

PPB ロック ビット書き込み (WRPLB\_0\_0) トランザクションは PPB ロック レジスタの PPLV[0] を「0」にクリアします。PPBLCK ビットは PPB ビットを保護するために使用されます。PPLV[0]=0 のとき、PPB プログラム / 消去トランザクションは中止されます。パスワード読み出し保護モードでは、パスワードが供給されるまで、アドレス範囲をブートコードを格納している 1 セクタに制限することによりアドレスの上位ビットを制御するために、PPBLCK ビットも使用されます (98 ページの [トランザクションテーブル](#) を参照してください)。

デバイスは WRPLB\_0\_0 トランザクションを受け入れる前に、書き込みイネーブル (WRENB\_0\_0) トランザクションを発行して復号する必要があります。これにより、ステータス レジスタ 1 の書き込み / プログラム イネーブル ビット (WRPGEN) がセットされ、いかなる書き込み動作も可能になります。

動作の進行中に、ステータス レジスタを読み出して RDYBSY ビット値を確認することはまだ可能です。WRPGEN ビットはセルフタイム動作の間で「1」に、その動作が完了すると「0」になります。PPB ロック書き込みトランザクションが完了すると、RDYBSY ビットは「0」にセットされます (98 ページの [トランザクションテーブル](#) を参照してください)。

#### 4.8.9 4 バイト アドレス モード開始

4 バイト アドレス モード開始 (EN4BA\_0\_0) トランザクションは、揮発性アドレス長ビット (CR2V[7]) を 1 に設定することで、ほとんどの 3 バイト アドレスのコマンドを 4 バイトのアドレスを必要とするように変更します。SFDP 読み出し (RSFDP\_3\_0) トランザクションについては、アドレス長ビットの影響を受けません。RSFDP\_3\_0 は、JEDEC JESD216 規格では常に、3 バイトのアドレスのみです。

POR, ハードウェア、またはソフトウェアのリセットにより、不揮発性のアドレス長ビット (CR2N[7]) の定義に従ってアドレス長が設定します。

#### 4.8.10 4 バイト アドレス モード終了

4 バイト アドレス モード終了 (EX4BA\_0\_0) コマンドは、揮発性アドレス長ビット (CR2V[7]) を 0 に設定して、ほとんどの 3 バイト アドレス コマンドを 3 バイトのアドレスを必要とするように変更します。このコマンドは、引き続き 4 バイトのアドレスを期待する 4 バイトのみのコマンドには影響しません。

#### 4.8.11 書き込みトランザクションに関連するレジスタとトランザクション

**Table 32 書き込みトランザクションに関連するレジスタとトランザクション**

関連レジスタ	関連 SPI トランザクション ( <a href="#">Table 73</a> を参照してください)	関連クアッド SPI トランザクション ( <a href="#">Table 77</a> を参照してください)
ステータス レジスタ 1 (STR1N, STR1V) ( <a href="#">Table 41</a> を参照してください)	書き込みイネーブル (WRENB_0_0)	書き込みイネーブル (WRENB_0_0)
	レジスタ書き込み (WRREG_0_1)	レジスタ書き込み (WRREG_0_1)
	揮発性レジスタ書き込みイネーブル (WRENV_0_0)	揮発性レジスタ書き込みイネーブル (WRENV_0_0)
	書き込みディセーブル (WRDIS_0_0)	書き込みディセーブル (WRDIS_0_0)
ECC ステータス レジスタ (ECSV) ( <a href="#">Table 55</a> を参照してください)	プログラムおよび消去失敗フラグ クリア (CLPEF_0_0)	プログラムおよび消去失敗フラグ クリア (CLPEF_0_0)
	ECC ステータス レジスタ クリア (CLECC_0_0)	ECC ステータス レジスタ クリア (CLECC_0_0)
アドレス トラップ レジスタ (EATV) ( <a href="#">Table 56</a> を参照してください)	任意レジスタ書き込み (WRARG_C_1)	任意レジスタ書き込み (WRARG_C_1)
ECC 検出カウンター (ECTV) ( <a href="#">Table 57</a> を参照してください)	PPB ロック ビット書き込み (WRPLB_0_0)	PPB ロック ビット書き込み (WRPLB_0_0)
コンフィギュレーション レジスタ 2 (CFR2V) ( <a href="#">Table 48</a> を参照してください)	4 バイト アドレス モード開始 (EN4BA_0_0), 4 バイト アドレス モード終了 (EX4BA_0_0)	4 バイト アドレス モード開始 (EN4BA_0_0), 4 バイト アドレス モード終了 (EX4BA_0_0)

## 4.9 プログラム

データをメモリアレイ、セキュアシリコン領域および持続的保護ビットにプログラムするためのプログラムトランザクションがあります。

プログラムトランザクションは SPI またはクアッド SPI プロトコルを使用します。

デバイスはプログラムトランザクションを受け入れる前に、書き込みイネーブル (WRENB\_0\_0) トランザクションを発行して復号する必要があります。ステータスレジスタ中の書き込み / プログラムイネーブルビット (WRPGEN) がプログラム動作を有効にするために「1」にセットされた場合にのみ、デバイスはプログラムトランザクションを実行できます。プログラムトランザクションが完了すると、WRPGEN ビットは「0」にリセットされます。

プログラムトランザクション進行中に、ステータスレジスタ 1 を読み出してデバイスのレディ / ビジー (RDYBSY) ビットの値を確認できます。RDYBSY ビットはセルフタイムのプログラムトランザクション中に「1」であり、そのトランザクションが完了すると「0」になります。

PGMERR ビット (STR1V[6]) を確認することで、プログラムトランザクション中にエラーが発生したかどうかを判定できます。

いずれかの保護スキームにより書き込み保護されたセクタに適用されたプログラムトランザクションは実行されずに、PGMERR 失敗ステータスピットをセットします。

CS# が論理 HIGH 状態に駆動されると、プログラムトランザクションは開始されます。

### 4.9.1 プログラム粒度

HS/L-T ファミリは、セクタに対して消去動作を実行せずに「1」から「0」にプログラムするマルチパスプログラム(ビットウォーキング)に対応します。ビットウォーキングは本デバイスの非 AEC-Q100 産業用温度範囲 (-40°C ~ +85°C) でサポートされます。より高い温度範囲 (-40°C ~ +105°C) と (-40°C ~ +125°C) のデバイスおよびすべての AEC-Q100 デバイスでは、各 ECC データユニットに対して消去動作と消去動作の間に 1 つのプログラム動作のみ (シングルパス プログラム) を実行する必要があります。

消去動作のないマルチパス プログラムは、そのデータユニットに対するデバイスの ECC 機能を無効にします。2 ビット ECC が有効な場合、同じセクタ内のマルチパス プログラムはプログラム エラーを引き起こすことに注意してください。

### 4.9.2 ページプログラム

ページプログラムはプログラムされるデータをページバッファにロードし、データをバッファからメモリアレイへ転送するプログラムトランザクションを発行することで行われます。これは単一のプログラムトランザクションでプログラムできるデータ量に上限を設定します。ページプログラムにより、1 つの動作で最大 1 ページサイズ (256 または 512 バイト) までプログラムできます。ページサイズはコンフィギュレーションレジスタ 3 の CFR3V[4] ビットで決まります。ページはページサイズのアドレス境界に整列されます。各ページプログラム動作で 1 ビットからページサイズまでプログラムすることができます。16 バイトの倍数である長さの整列されたプログラム ブロックで書き込むことが推奨されます。これは、ECC が無効にならないようにするためにです。ページプログラムの最高のスループットを得るために、プログラムは 512 バイト境界に整列された 512 バイトのフルページに対して行い、各ページを一度だけプログラムする必要があります。

### 4.9.3 ページプログラムトランザクション

ページプログラムトランザクション (PRPGE\_4\_1, PRPGE\_C\_1) はデータをメモリアレイにプログラムします。開始アドレスとページ整列終了境界間の空間であるページサイズ (256B または 512B) よりも多くのデータがデバイスに送信された場合、データロードシーケンスはページの最後のバイトから同ページの 0 バイト位置にラップし、同ページに既にロードされているデータを上書きします。1 ページより少ないデータがデバイスに送信された場合、データバイトはページ内の他のバイトに影響することなく、ページ内の与えられたアドレスから順々にプログラムされます。プログラムプロセスはデバイスの内部制御ロジックで制御されます。PRGERR ビットは、プログラムを正常に完了させないエラーがプログラムトランザクションに発生したかどうかを示します。これには保護された領域をプログラムすることが含まれます (98 ページの [トランザクションテーブル](#) を参照してください)。

#### 4.9.4 セキュアシリコン領域プログラムトランザクション

セキュアシリコンプログラム (PRSSR\_C\_1) トランザクションは、メインアレイから独立した異なるアドレス空間かつ OTP である SSR にデータをプログラムします。SSR は 1024 バイトであるため、このトランザクションでは A31 ~ A10 のアドレスビットは 0 でなければいけません (98 ページの [トランザクションテーブル](#) を参照してください)。SSR 空間をプログラムするとき、開始アドレスを 32 ビットに整列する必要があります。つまり、アドレスの A1 と A0 ビットは 0'b であり、ホストは CS# をデアサートして 32bit に整列する必要があります。

PRGERR ビット (STR1V[6]) を確認することで、動作中にエラーが発生したかどうかを判定できます。

OTP アレイをビット単位でプログラムするために、データバイト内の残りのビットを「1」にセットできます。

各 SSR メモリ空間は、ロックされていない限り、1 回以上プログラムできます。ロックされた領域に「0」をプログラムしようとすると、動作は失敗し、PRGERR ビット (STR1V[6]) が「1」にセットされます。保護された領域であっても「1」をプログラムしたら、エラーが発生せず、PRGERR ビットもセットされません。後続のプログラムはプログラムされていないビット ('1' のデータ) に対してのみ行えます。ECC ユニット内で 2 回以上プログラムすると、そのデータユニットでの ECC は無効になります。

#### 4.9.5 持続的保護ビット (PPB) プログラム

持続的保護ビットプログラム (PRPPB\_4\_0, PRPPB\_C\_0) トランザクションは PPB レジスタのビットをプログラムし、与えられたアドレスのセクタをプログラムや消去から保護します (98 ページの [トランザクションテーブル](#) を参照してください)。

PRGERR ビット (STR1V[6]) を確認することで、動作中にエラーが発生したかどうかを判定できます。

ASPPPB (ASPO[3])、ASPPRM (ASPO[0]) および PPBLCK (PPLV[0]) ビットによって保護されている PPB ビットをプログラムしようとすると、PPB ビットプログラムトランザクションは中止します。

#### 4.9.6 プログラムに関連するレジスタとトランザクション

Table 33 プログラムに関連するレジスタとトランザクション

関連レジスタ	関連 SPI トランザクション (Table 73 を参照してください)	関連クアッド SPI トランザクション (Table 77 を参照してください)
ステータスレジスタ 1 (STR1N, STR1V) (Table 41 を参照してください)	書き込みイネーブル (WRENB_0_0)	書き込みイネーブル (WRENB_0_0)
	ページプログラム (PRPGE_4_1, PRPGE_C_1)	ページプログラム (PRPGE_4_1, PRPGE_C_1)
高度セクタ保護レジスタ (ASPO) (Table 58 を参照してください)	セキュアシリコンプログラム (PRSSR_C_1)	セキュアシリコンプログラム (PRSSR_C_1)
ASP PPB ロック (PPLV) (Table 60 を参照してください)	持続的保護ビットプログラム (PRPPB_4_0, PRPPB_C_0)	持続的保護ビットプログラム (PRPPB_4_0, PRPPB_C_0)
ECC ステータスレジスタ (ECSV) (Table 55 を参照してください)	プログラムおよび消去失敗フラグクリア (CLPEF_0_0)	プログラムおよび消去失敗フラグクリア (CLPEF_0_0)

機能

## 4.10 消去

消去トランザクションはメモリアレイと持続的保護ビットのデータビットを「1」に消去します(すべてのバイトは FFh)。

デバイスは消去トランザクションを受け入れる前に、書き込みイネーブル (WRENB\_0\_0) トランザクションを発行して復号する必要があります。ステータスレジスタの書き込み / プログラムイネーブルビット (WRPGEN) が「1」にセットされ消去動作を有効にする場合にのみ、デバイスは消去トランザクションを実行できます。消去トランザクションが完了すると、WRPGEN ビットは「0」にリセットされます。

消去トランザクション進行中に、ステータスレジスタ 1 を読み出してデバイスのレディ / ビジー (RDYBSY) ビットの値を確認できます。RDYBSY ビットはセルフタイムの消去トランザクション中は「1」で、完了時には「0」です。

ERSERR ビット (STR1V[5]) を確認することで、消去トランザクション中にエラーが発生したかどうかを判定できます。

ブロック保護ビットまたは ASP により書き込み保護されたセクタに消去トランザクションを適用すると、トランザクションは実行せずに、ERSERR 失敗ステータスビットをセットします。

CS# が論理 HIGH 状態に駆動されると、消去トランザクションは開始されます。

工場出荷時の消去状態は、全バイトが FFh です。

### 4.10.1 4 KB セクタ消去トランザクション

4 KB セクタ消去 (ER004\_4\_0, ER004\_C\_0) トランザクションは 4 KB セクタのすべてのビットを「1」にセットします(すべてのバイトは FFh) (98 ページの [トランザクションテーブル](#) を参照してください)。

デバイスがユニフォームセクタのみに設定された場合 (CFR3V[3]=1)、このトランザクションは無視されます。4 KB セクタ消去トランザクションが 4 KB でないセクタアドレスに対して発行された場合、デバイスは動作を中止し、ERSERR 失敗ステータスビットをセットしません。

### 4.10.2 256 KB セクタ消去トランザクション

256 KB セクタ消去 (ER256\_4\_0, ER256\_C\_0) トランザクションはアドレス指定されたセクタのすべてのビットを「1」にセットします(すべてのバイトは FFh) (98 ページの [トランザクションテーブル](#) を参照してください)。

デバイスコンフィギュレーションオプション (CFR3V[3]) はハイブリッドセクタアーキテクチャが使用されているかどうかを判定します。CFR3V[3]=0 の場合、4 KB セクタはデバイスアドレス空間の最上位または最下位アドレス (128 KB または 64 KB) の一部に重ねます。4 KB セクタによって重ねられた 256 KB セクタにセクタ消去トランザクションを適用すると、重ねられた 4 KB セクタは消去動作に影響されません。消去されるのは、128 KB または 192 KB セクタの可視の(重ねられていない)部分のみです。CFR3V[3]=1 の場合、デバイスアドレス空間には 4 KB セクタがなく、セクタ消去トランザクションは常に完全に可視の 256 KB セクタで動作します。

BLKCHK が有効にされると、消去トランザクションは最初にセクタの消去状態を判断します。セクタが消去された場合、消去動作は中止されます。消去動作はセクタでプログラムされたビットが検出された場合にのみ実行されます。BLKCHK を無効にすると、消去動作が無条件に実行されます。

### 4.10.3 チップ消去トランザクション

チップ消去 (ERCHP\_0\_0) トランザクションは、フラッシュメモリアレイ全体のすべてのビットを「1」にセットします(すべてのバイトは FFh) (98 ページの [トランザクションテーブル](#) を参照してください)。

チップ消去トランザクションは、ブロック保護 (BP2, BP1, BP0) ビットが「0」にセットされた場合にのみ実行できます。BP ビットが 0 でない場合、トランザクションは実行されず、ERSERR 失敗ステータスビットがセットされません。トランザクションは高度セクタ保護 DYP または PPB により保護されているすべてのセクタを飛ばし、ERSERR 失敗ステータスビットがセットされません。

### 4.10.4 持続的保護ビット (PPB) 消去トランザクション

PPB 消去 (ERPPB\_0\_0) トランザクションはすべての PPB ビットを「1」にセットします (98 ページの [トランザクションテーブル](#) を参照してください)。PPB ビットが ASPPP (ASPO[3]), ASPPRM (ASPO[0]), および PPBLCK (PPLV[0]) ビットにより保護されている場合、トランザクションは中止します。

#### 4.10.5 消去ステータスおよびカウント

##### 4.10.5.1 消去ステータス判定トランザクション

消去ステータス判定 (EVERS\_C\_0) トランザクションはアドレス指定されたセクタの直前の消去動作が正常に完了したかを確認します。選択されたセクタが正常に消去された場合、消去ステータスビット (STR2V[2]) は「1」にセットされます。完全に消去されていない場合、STR2V[2] は「0」です。このトランザクションの前に書き込み / プログラムイネーブルトランザクション (WRPGEN ビットをセットするため) を実行する必要はありません。ただし、RDYBSY ビットは、ステータス読み出し中に STR1V[0] に示されるように、デバイスによってセットされ動作終了時にクリアされます (98 ページの [トランザクションテーブル](#) を参照してください)。

消去ステータス判定トランザクションは、消去動作中の電力喪失、リセット、または動作失敗による消去動作不良を検出するために使用されます。このトランザクションは、完了し STR2V での消去ステータスを更新するために  $t_{EES}$  を要します。RDYBSY ビット (STR1V[0]) を読み出して消去ステータス判定トランザクションがいつ完了したかを判定できます。STR2V[2]=0 でセクタが消去されなかったことを検出した場合、そのセクタ内のデータ格納を確保するために、そのセクタを再び消去しなければいけません。

##### 4.10.5.2 セクタ消去カウントトランザクション

セクタ消去カウント (SEERC\_C\_0) トランザクションは、アドレス指定されたセクタの消去サイクル数を出力します。消去サイクル数はセクタ消去カウント (SECV[22:0]) レジスタに格納され、任意レジスタ読み出し (RDARG\_C\_0) トランザクションで読み出せます。RDYBSY ビットは、ステータス読み出し中に STR1V[0] に示されるようにデバイスによってセットされ、動作終了時にクリアされます (98 ページの [トランザクションテーブル](#) を参照してください)。

トランザクションは、完了して SECV[22:0] レジスタを更新するために  $t_{SEC}$  を要します。RDYBSY ビット (STR1V[0]) を読み出してセクタ消去カウントトランザクションがいつ完了したかを判定できます。SECV[23] ビットは、報告されたセクタ消去カウントが破損しリセットされたかを判定するために使用されます。

#### 4.10.6 消去に関連するレジスタとトランザクション

Table 34 消去に関連するレジスタとトランザクション

関連レジスタ	関連 SPI トランザクション ( <a href="#">Table 73</a> を参照してください)	関連クアッド SPI トランザクション ( <a href="#">Table 77</a> を参照してください)
ステータスレジスタ 1 (STR1N、STR1V) ( <a href="#">Table 41</a> を参照してください)	書き込みイネーブル (WRENB_0_0)	書き込みイネーブル (WRENB_0_0)
ステータスレジスタ 2 (STR2V) ( <a href="#">Table 44</a> を参照してください)	4KB セクタ消去 (ER004_4_0, ER004_C_0) 256KB セクタ消去 (ER256_4_0, ER256_C_0)	4KB セクタ消去 (ER004_4_0, ER004_C_0) 256KB セクタ消去 (ER256_4_0, ER256_C_0)
ASP PPB ロック (PPLV) ( <a href="#">Table 60</a> を参照してください)	チップ消去 (ERCHP_0_0)	チップ消去 (ERCHP_0_0)
ECC ステータスレジスタ (ECSV) ( <a href="#">Table 55</a> を参照してください)	消去ステータス判定 (EVERS_C_0)	消去ステータス判定 (EVERS_C_0)
セクタ消去カウントレジスタ (SECV) ( <a href="#">Table 67</a> を参照してください)	セクタ消去カウント (SEERC_C_0) 持続的保護ビット (PPB) 消去 (ERPPB_0_0)	セクタ消去カウント (SEERC_C_0) 持続的保護ビット (PPB) 消去 (ERPPB_0_0)

## 4.11 組込み動作の一時停止と再開

HL-T/HS-T デバイスは、消去、プログラム、またはデータ整合性チェックなど実行中の組込み動作を中断し、一時停止させられます。ホストが中間動作を終了し、該当する再開トランザクションをデバイスに送信すると、一時停止された動作を再開することもできます。

### 4.11.1 消去 / プログラム / データ整合性チェック一時停止

一時停止トランザクションにより、システムはプログラム / 消去 / データ整合性チェック動作を中断させ、他の消去一時停止ではないセクタ、プログラム一時停止ではないページ、またはアレイから読み出すことが可能になります。プログラム / 消去 / データ整合性チェック動作がいつ停止したかを確認するために、ステータスレジスタ 1 のデバイスレディ / ビジーステータスフラグ (RDYBSY - STR1V[0]) をチェックする必要があります。

#### 4.11.1.1 プログラム一時停止

- ・プログラム一時停止はプログラム動作の間にのみ有効です。
- ・ステータスレジスタ 2 のプログラム動作一時停止ステータスフラグ (PROGMS - STR2V[0]) は、RDYBSY が「0」になったときにプログラム動作が一時停止されたか、または完了したかを判定するために使用されます。
- ・読み出し動作を可能にするためにプログラム動作を一時停止できます。
- ・プログラム一時停止されたページ内のいかなるアドレスを読み出しても、不確定なデータが返されます。

#### 4.11.1.2 消去一時停止

- ・消去一時停止はセクタ消去動作の間にのみ有効です。
- ・ステータスレジスタ 2 の消去動作一時停止ステータスフラグ (ERASES - STR2V[1]) は、RDYBSY が「0」になったときに消去動作が一時停止されたか、または完了したかを判定するために使用されます。
- ・チップ消去動作を一時停止できません。
- ・プログラム動作または読み出し動作を可能にするために消去動作を一時停止できます。
- ・消去一時停止中に、DYB アレイを読み出してセクタ保護を確認できます。
- ・既に一時停止された消去 / プログラム / データ整合性チェック動作では新しい消去動作を行えません。この場合、消去トランザクションは無視されます。
- ・消去一時停止されたセクタ内のいかなるアドレスから読み出しても、不確定なデータが返されます。

#### 4.11.1.3 データ整合性チェック一時停止

- ・データ整合性チェック一時停止はデータ整合性チェック計算動作の間にのみ有効です。
- ・ステータスレジスタ 2 のメモリアレイデータ整合性巡回冗長チェック一時停止ステータスフラグ (DICRCS - STR2V[4]) は、RDYBSY が「0」になったときにデータ整合性チェック動作が一時停止されたか、または完了したかを判定するために使用されます。
- ・読み出し動作を可能にするためにデータ整合性チェック動作を一時停止できます。

任意レジスタ読み出しまだ持続的保護ビット消去トランザクションは、消去 / プログラム / データ整合性チェック一時停止の間には実行されません。したがって、消去一時停止中にブロック保護またはPPB ビットを変更できません。消去一時停止中にプログラムを必要とするセクタがあれば、セクタは消去一時停止中にオフに切り替えられるDYB ビットによってのみ保護される必要があります。

一時停止動作は完了するために  $t_{PEDS}$  を要します。

消去一時停止されたプログラム動作が完了すると、デバイスは消去一時停止モードに戻ります。通常のプログラム動作と同じように、システムはステータスレジスタ 1 の RDYBSY ビットを読み出すことでプログラム動作の状態を確認できます。

## 機能

**Table 35** に、一時停止動作中に許可されるトランザクションの一覧を示します。

**Table 35 一時停止中に許可されるトランザクション**

トランザクション名	消去一時停止中に許可	プログラム一時停止中に許可	データ整合性チェック一時停止中に許可
書き込みディセーブル (WRDIS_0_0)		無	無
ステータスレジスタ 1 読み出し (RDSR1_0_0)		有	有
書き込みイネーブル (WRENB_0_0)		無	無
揮発性レジスタ書き込みイネーブル (WRENV_0_0)		無	無
ステータスレジスタ 2 読み出し (RDSR2_0_0)		有	有
コンフィギュレーションレジスタ 1 読み出し (RDCR1_0_0)		無	無
ページプログラム (PRPGE_4_1、PRPGE_C_1)		有	有
ECC ステータス読み出し (RDECC_4_0、RDECC_C_0)		無	
ECC ステータスレジスタクリア (CLECC_0_0)			
PPB ロックビット読み出し (RDPLB_0_0)			
プログラム / 消去 / データ整合性チェックの再開 (RSEPD_0_0)	有		有
プログラム / 消去再開 (RSEPA_0_0)		無	無
SSR プログラム (PRSSR_C_1)		無	
SSR 読み出し (RDSSR_C_0)		有	
固有 ID 読み出し (RDUID_0_0)			
SFDP 読み出し (RSFDP_3_0)			
メーカーおよびデバイス ID クアッド読み出し (RDQID_0_0)			
任意レジスタ読み出し (RDARG_C_0)			
ソフトウェアリセットイネーブル (SRSTE_0_0)			有
プログラムおよび消去失敗フラグクリア (CLPEF_0_0)			
ソフトウェアリセット (SFRST_0_0)			
レガシーソフトウェアリセット (SFRSL_0_0)			
ID レジスタ読み出し (RDIDIN_0_0) (メーカーおよびデバイス ID)			
プログラム / 消去 / データ整合性チェック一時停止 (SPEPD_0_0)		無	無
プログラム / 消去一時停止 (SPEPA_0_0)			有
DYB 読み出し (RDDYB_4_0、RDDYB_C_0)			
PPB 読み出し (RDPPB_4_0、RDPPB_C_0)			
SDR 読み出し (RDAY1_C_0、RDAY1_4_0)			
高速 SDR 読み出し (RDAY2_C_0、RDAY2_4_0)			
SDR デュアル I/O 読み出し (RDAY3_C_0、RDAY3_4_0)			
SDR クアッド出力読み出し (RDAY4_C_0、RDAY4_4_0)			
SDR クアッド I/O 読み出し (RDAY5_C_0、RDAY5_4_0)			
DDR クアッド I/O 読み出し (RDAY7_C_0、RDAY7_4_0)	有	有	有
データ学習パターン読み出し (RDDLP_0_0)			


#### 4.11.2 消去 / プログラム / データ整合性チェック一時再開

一時停止した消去 / プログラム / データ整合性チェック動作を再開するために再開トランザクションを書き込まなければなりません。プログラム / 消去 / データ整合性チェック一時停止中にプログラムまたは読み出し動作が完了すると、一時停止中の動作を再開するために再開トランザクションが送信されます。

プログラム / 消去 / データ整合性チェック再開トランザクションが発行された後、ステータスレジスタ1のRDYBSYビットが「1」にセットされ、一時停止されたプログラム動作が再開されます。一時停止されたプログラム動作がない場合、一時停止された消去動作は再開されます。一時停止されたプログラム / 消去 / データ整合性チェック動作がない場合、再開トランザクションは無視されます。

プログラム / 消去 / データ整合性チェック動作は必要に応じて何度も中断できます。例えば、プログラム一時停止トランザクションをプログラム再開トランザクションの直後に発行できます。ただし、プログラムまたは消去動作が完了するには、再開と次の一時停止トランザクションの間に $t_{PEDRS}$ 以上の時間が必要です。

**Figure 55** に、一時停止と再開の動作フローを示します。



**Figure 55** 一時停止と再開シーケンス

#### 4.11.3 一時停止と再開関連レジスタとトランザクション

**Table 36** 消去に関連するレジスタとトランザクション

関連レジスタ	関連 SPI トランザクション (Table 73 を参照してください)	関連クアッド SPI トランザクション (Table 77 を参照してください)
ステータスレジスタ1 (STR1N, STR1V) (Table 41 を参照してください)	消去 / プログラム / データ整合性チェック一時停止 (SPEPD_0_0)	消去 / プログラム / データ整合性チェック一時停止 (SPEPD_0_0)
ステータスレジスタ2 (STR2V) (Table 44 を参照してください)	消去 / プログラム / データ整合性チェック再開 (RSEPD_0_0)	消去 / プログラム / データ整合性チェック再開 (RSEPD_0_0)
	消去 / プログラム一時停止 (SPEPA_0_0)	消去 / プログラム一時停止 (SPEPA_0_0)
	消去 / プログラム再開 (RSEPA_0_0)	消去 / プログラム再開 (RSEPA_0_0)
	任意レジスタ読み出し (RDARG_C_0)	任意レジスタ読み出し (RDARG_C_0)
	ステータスレジスタ1読み出し (RDSR1_0_0)	ステータスレジスタ1読み出し (RDSR1_4_0)
	ステータスレジスタ2読み出し (RDSR2_0_0)	ステータスレジスタ2読み出し (RDSR2_4_0)

## 4.12 リセット

HL-T/HS-T デバイスは 4 種類のリセットメカニズムに対応します。

- ハードウェアリセット (RESET# 入力ピンと DQ3\_RESET# ピンを使用)
- パワーオンリセット (POR)
- JEDECシリアルフラッシュリセットシグナリングプロトコル
- ソフトウェアリセット

### 4.12.1 ハードウェアリセット (RESET# 入力ピンと DQ3\_RESET# ピン)

RESET# 入力が  $t_{RP}$  より長い時間で論理 HIGH から論理 LOW に遷移するとリセット動作が始まり、デバイスは POR で実行する完全なリセットプロセスを実行します。ハードウェアリセットプロセスは完了するために  $t_{RH}$  を要します。タイミング仕様は [Table 84](#) を参照してください。

DQ3\_RESET# 入力は、CS# が  $t_{CS}$  より長い時間 HIGH であるか、あるいはクアッドモードまたは QPI モードが有効でない場合、リセット動作を開始します。DQ3\_RESET# 入力は  $V_{CC}$  に接続する内部プルアップ抵抗を備えており、クアッドモードまたは QPI モードが使用されていない場合は解放のままにできます。CS# が HIGH になった後の  $t_{CS}$  遅延により、メモリまたはホストシステムは CS# が LOW の間 DQ3 をクアッドモードまたは QPI モードの I/O 信号として使用した後、HIGH に駆動する時間を取れます。その後、 $V_{CC}$  に接続する内部プルアップは、ホストシステムが DQ3\_RESET# を駆動し始めるまで DQ3\_RESET# を HIGH に保持します。意図しないリセット動作を回避するために、 $t_{CS}$  時間で CS# が HIGH の間は、DQ3\_RESET# 入力が無視されます。新しいトランザクションを開始するために CS# が LOW に駆動された場合、DQ3\_RESET# は DQ3 として使用されます。

デバイスがクアッドモードまたは QPI モードでない場合、あるいは CS# が HIGH になりかつ  $V_{IL}$  から  $V_{IH}$  への DQ3\_RESET# の遷移時間が  $t_{CS}$  の後の  $t_{RP}$  より長い場合、デバイスは POR と同じ方法でレジスタの状態をリセットします。ハードウェアリセットプロセスは完了するために  $t_{RH}$  を要します。電源投入 ( $t_{PU}$ ) 中にパワーオンリセット (POR) プロセスが何らかの理由で正常に完了しない場合、RESET# が LOW になると、ハードウェアリセットプロセスの代わりに完全な POR プロセスが開始され、POR プロセスを完了するために  $t_{PU}$  時間を要します。

#### 追加の DQ3\_RESET# の注意事項

- RESET# と DQ3\_RESET# 入力の両方が使用可能な場合、お使いのシステムに 1 つのみのリセットオプションを使用してください。CFR2N[5] を「0」にセットして、DQ3 のみとして動作するように DQ3\_RESET を設定することで、DQ3\_RESET# 入力のリセット動作を無効にできます。RESET# 入力は  $V_{IH}$  に接続しないことにより、無効にできます。RESET# および DQ3\_RESET# は LOW に戻してハードウェアリセットを開始する前に、 $t_{PU}$  の後の  $t_{RS}$  の間、HIGH にしなければいけません。
- DQ3\_RESET# が  $t_{CS}$  の後、最短時間 ( $t_{RP}$ ) でも LOW に駆動されると、デバイスは実行中の動作をすべて終了させ、すべての出力を高インピーダンスにし、 $t_{RH}$  の間、読み出し / 書き込みトランザクションをすべて無視します。デバイスはインターフェースをスタンバイ状態にリセットします。
- クアッドまたは QPI モードおよび DQ3\_RESET# 機能が有効な場合、DQ3 でのドライバの競合を避けるために、ホストシステムは  $t_{CS}$  の間 DQ3 を LOW に駆動してはいけません。クアッドまたは QPI モードでデータをホストに転送するトランザクション（クアッド I/O 読み出しなど）の直後に、意図しないリセット動作を回避するために、メモリは  $t_{CS}$  の間 DQ3\_RESET# を HIGH に駆動します。クアッドモードでデータをメモリに転送するトランザクション（ページプログラムなど）の直後に、意図しないリセット動作を回避するために、ホストシステムは  $t_{CS}$  の間 DQ3\_RESET# を HIGH に駆動する必要があります。クアッドモードが有効な場合、DQ3\_RESET# LOW は  $t_{CS}$  の間無視されます。




Figure 56 RESET# 入力によるハードウェアリセット (リセットパルス =  $t_{RP}$ (min))

## 機能



Figure 57 RESET# 入力によるハードウェアリセット (リセットパルス  $>(t_{RP}+t_{RH})$ )

Figure 58 RESET# 入力によるハードウェアリセット (連続したハードウェアリセット)




Figure 59 クアッドまたは QPI モードが無効で、DQ3\_RESET# が有効な場合のハードウェアリセット




Figure 60 クアッドまたは QPI モードおよび DQ3\_RESET# が有効な場合のハードウェアリセット

#### 4.12.2 パワーオンリセット (POR)

デバイスは、 $V_{CC}$  が最小  $V_{CC}$  閾値を超えてから  $t_{PU}$  の遅延時間が経過するまで、POR プロセスを実行します (Figure 61 と Figure 62 を参照してください)。電源投入 ( $t_{PU}$ ) 時にデバイスを選択できません。したがって、CS# は  $V_{CC}$  とともに立ち上がる必要があります。 $t_{PU}$  が経過するまで、デバイスにトランザクションは送信できません。タイミング仕様は Table 84 を参照してください。

RESET# は POR 中は無視されます。RESET# が POR 中に LOW であり、 $t_{PU}$  期間中およびこの時間が経過した後にも LOW のままであれば、RESET# が HIGH に戻ってから  $t_{RS}$  が経過するまで CS# は HIGH のままでなければいけません。




Figure 61 POR 終了時の RESET# LOW





Figure 62 POR 終了時の RESET# HIGH

#### 4.12.3 JEDEC シリアルフラッシュリセットシグナリングプロトコル

JEDEC シリアルフラッシュリセットシグナリングプロトコルには CS# と DQ0 信号が必要です。このリセット方式は、既存の信号を用いてシングナリングプロトコルを定義し、デバイスの動作モードやパッケージピン数に関係しない SPI フラッシュハードウェアリセットを実行します。

シングナリングプロトコルを [Figure 63](#) に示します。タイミング仕様は [Table 84](#) を参照してください。JEDEC シリアルフラッシュリセットシグナリングプロトコルの手順は以下のとおりです。

- CS# はアクティブ LOW に駆動されます。
  - CK は HIGH または LOW のいずれかで安定したままです。
  - CS# と DQ0 の両方は LOW に駆動されます。
  - CS# は HIGH (非アクティブ) に駆動されます。
  - DQ0 の状態を変更するたびに上記の 4 ステップを繰り返します (合計で 4 回)。
  - 4 番目の CS# サイクルが完了し、CS# が HIGH (非アクティブ) になった後、リセットは行われます。
- 4 番目の CS# パルスの後、スレーブは内部リセットをトリガーし、デバイスは  $t_{RESET}$  の間に実行中の動作を終了させ、すべての出力を高インピーダンスにし、すべての読み書きトランザクションを無視します。その後、デバイスはスタンバイ状態になります。
- このリセットシーケンスは通常の電源投入時に使用されず、デバイスがシステムに応答していないときにのみ使用されます。このリセットシーケンスはデバイスのいかなる状態でも実行可能です。したがって JEDEC シリアルフラッシュリセットシグナリングプロトコルは、RESET# ピンをサポートしないパッケージでは、ハードウェアリセットと同じ動作を提供するために役立ちます。



**Figure 63 JEDEC シリアルフラッシュリセットシグナリングプロトコル**

#### 4.12.4 ソフトウェアリセット

ソフトウェアで制御されたリセットトランザクションは、保護レジスタを除き、揮発性レジスタを不揮発性デフォルト値からリロードすることで、デバイスを電源投入時の初期状態に復帰させます。また、組込み動作も終了させます。トランザクション終了時に CS# が HIGH になると、リセット (SFRST\_0\_0) トランザクションは実行され、完了するのに  $t_{SR}$  を要します。タイミング仕様は [Table 84](#) を参照してください。

ソフトウェアリセットが 2 つのトランザクションから成るシーケンスとなるように、リセットイネーブル (SRSTE\_0\_0) トランザクションはリセットトランザクション (SFRST\_0\_0) の直前に必要とされます。SRSTE\_0\_0 トランザクションの後に続く SFRST\_0\_0 以外のいかなるトランザクションも、リセットイネーブル条件をクリアし、それ以降の SFRST\_0\_0 トランザクションが認識されないようにします。

SRSTE\_0\_0 トランザクションの直後にリセット (SFRST\_0\_0) トランザクションを実行することで、ソフトウェアリセットプロセスは開始します。ソフトウェアリセット中にデバイスの揮発性と不揮発性のコンフィギュレーション状態が同じである限り、ステータスレジスタ 1 の RDSR1\_0\_0 と RDARG\_C\_0 のみがサポートされます。ソフトウェアリセット中にコンフィギュレーション状態が変更された場合、ステータスレジスタ 1 の読み出しがソフトウェアリセット期間が経過した後にのみ行う必要があります。

ソフトウェアリセットは RESET# の状態に依存しません。RESET# が HIGH または未接続のときにソフトウェアリセットトランザクションが発行された場合、デバイスはソフトウェアリセットを実行します。

レガシーソフトウェアリセット (SFRSL\_0\_0) は、ソフトウェアリセットプロセスを開始する単一のトランザクションです。このコマンドはデフォルトで無効になっていますが、インフィニオンのレガシーデバイスとのソフトウェア互換性を実現するために、CFR3V[0] を「1」にプログラムすることで有効になります。

##### 4.12.4.1 ソフトウェアリセットに関連レジスタとトランザクション

**Table 37 消去に関連するレジスタとトランザクション**

関連レジスタ	関連 SPI トランザクション ( <a href="#">Table 73</a> を参照してください)	関連クアッド SPI トランザクション ( <a href="#">Table 77</a> を参照してください)
該当なし	ソフトウェアリセットイネーブル (SRSTE_0_0)	ソフトウェアリセットイネーブル (SRSTE_0_0)
	ソフトウェアリセット (SFRST_0_0)	ソフトウェアリセット (SFRST_0_0)
	レガシーソフトウェアリセット (SFRSL_0_0)	レガシーソフトウェアリセット (SFRSL_0_0)

## 機能

### 4.12.5 リセット動作

Table 38 リセット動作

トランザクション / レジスタ名	POR	ハードウェアリセットと JEDECシリアルフラッシュ リセットシグナリングプロトコル	ソフトウェアリセット
まとめ	<ul style="list-style-type: none"> <li>デバイスはリセットします。</li> <li>ステータスビットはリセットします。</li> <li>すべての揮発性レジスタはリセットします。</li> <li>コンフィギュレーションはデフォルトに再ロードします。</li> <li>揮発性保護はデフォルトにリセットします。</li> <li>不揮発性保護は変化しません。</li> <li>すべての組込み動作はリセットします。</li> </ul>	<ul style="list-style-type: none"> <li>デバイスはリセットします。</li> <li>ステータスビットはリセットします。</li> <li>すべての揮発性レジスタはリセットします。</li> <li>コンフィギュレーションはデフォルトに再ロードします。</li> <li>揮発性保護はデフォルトにリセットします。</li> <li>不揮発性保護は変化しません。</li> <li>すべての組込み動作はリセットします。</li> </ul>	<ul style="list-style-type: none"> <li>デバイスはリセットします。</li> <li>ステータスビットはリセットします。</li> <li>コンフィギュレーションはデフォルトに再ロードします。</li> <li>揮発性保護はデフォルトにリセットします。</li> <li>不揮発性保護は変化しません。</li> <li>すべての組込み動作はリセットします。</li> </ul>
インターフェース要件	<ul style="list-style-type: none"> <li>すべての入力は無視されます。</li> <li>すべての出力はトライステートになります。</li> </ul>	<ul style="list-style-type: none"> <li>すべての入力は無視されます。</li> <li>すべての出力はトライステートになります。</li> </ul>	トランザクション (SRSTE_0_0、SFRST_0_0)
ステータスレジスタ	不揮発性レジスタからロードします。	不揮発性レジスタからロードします。	不揮発性レジスタからロードします。
コンフィギュレーションレジスタ	不揮発性レジスタからロードします。	不揮発性レジスタからロードします。	不揮発性レジスタからロードします。
保護レジスタ	PPB ロック レジスタは ASPO[2:1]に基づいてロードします。	PPB ロック レジスタは ASPO[2:1]に基づいてロードします。	PPB ロック レジスタは変化しません。
	DYB アクセス レジスタは ASPO[4]に基づいてロードします。	DYB アクセス レジスタは ASPO[4]に基づいてロードします。	DYB アクセス レジスタは変化しません。
	パスワード レジスタは ASPO[2]および ASPO[0]に基づいてロードします。	パスワード レジスタは ASPO[2]および ASPO[0]に基づいてロードします。	パスワード レジスタは変化しません。
ECC ステータス レジスタ	0x00 をロードします。	0x00 をロードします。	0x00 をロードします。
データ学習パターン レジスタ	不揮発性レジスタからロードします。	不揮発性レジスタからロードします。	変化しません。
オートブート レジスタ	不揮発性レジスタからロードします。	不揮発性レジスタからロードします。	変化しません。
データ整合性チェック レジスタ	0x00 をロードします。	0x00 をロードします。	0x00 をロードします。
ECC エラーカウント レジスタ	0x00 をロードします。	0x00 をロードします。	0x00 をロードします。
アドレストラップ レジスタ	0x00 をロードします。	0x00 をロードします。	0x00 をロードします。
インフィニオン Endurance Flex アーキテクチャ レジスタ	不揮発性レジスタからロードします。	不揮発性レジスタからロードします。	変化しません。
I/O モード	不揮発性レジスタからロードします。	不揮発性レジスタからロードします。	変化しません。
進行中のメモリ / レジスタ消去	該当なし	消去を中止します。	消去を中止します。
進行中のメモリ / レジスタ プログラム	該当なし	プログラムを中止します。	プログラムを中止します。
進行中のメモリ / レジスタ読み出し	該当なし	読み出しを中止します。	該当なし

## 4.13 電力モード

### 4.13.1 アクティブ電力モードとスタンバイ電力モード

チップセレクト (CS#) が LOW のとき、デバイスは有効になります。アクティブ電力モードに入ります。CS# が HIGH になると、デバイスは無効になりますが、プログラム / 消去 / 書き込み動作が完了するまではアクティブ電力モードのままでです。その後、デバイスはスタンバイ電力モードに移行し、消費電力は  $I_{SB}$  に低下します。パラメーター仕様は、[Table 82](#) を参照してください。

### 4.13.2 ディープパワー ダウン (DPD) モード

通常動作時のスタンバイ電流は比較的低いですが、DPD モードを使うとさらにスタンバイ電流を減らせます。低い消費電力により、DPD モードは特にバッテリ駆動アプリケーションに役立ちます。

#### 4.13.2.1 DPD 開始

デバイスは DPD モードを開始するには 2 つの方法があります。

1. トランザクションによる DPD モード開始
2. 電源投入またはリセットによる DPD モード開始

#### ディープパワー ダウン モード開始トランザクションによる DPD モード開始

DPD モードは、ディープパワー ダウン モード開始トランザクション (ENDPD\_0\_0) を送信して  $t_{ENTDPD}$  の遅延時間待機することで有効にされます。コマンド バイトがラッチされた後に、CS# ピンを HIGH に駆動する必要があります。そうしないと、DPD トランザクションは実行されません。CS# が HIGH に駆動された後、 $t_{ENTDPD}$  の期間内にパワーダウン状態に入り（タイミング仕様は [Table 84](#) を参照してください）、消費電力が  $I_{DPD}$  に低下します。パラメーター仕様は、[Table 82](#) を参照してください。

デバイスは、アイドル状態からのみ DPD に移行します。DPD トランザクションは、デバイスが組込みアルゴリズムを実行していないときにのみ受け入れられます。揮発性ステータスレジスタ 1 によって示されるように、デバイスレディ / ビジー ステータス フラグ (RDYBSY) ビットは「0」にクリアされます (STR1V[0]=RDYBSY=0)。 $t_{ENTDPD}$  時間にデバイスにトランザクションを送信できません。

#### 電源投入またはリセットによる DPD モード開始

DPDPOR コンフィギュレーション ビットが有効 (CFR4NV[2]=1) になった場合、デバイスは、電源投入、ハードウェアリセット、または JEDEC シリアルフラッシュリセットシグナリングプロトコルの完了後に、DPD モードに入ります。POR またはリセット中、[Figure 64](#) に示すように DPD モードに入るためには CS# は VCC に印加された電圧に従う必要があります。 $t_{ENTDPD}$  時間にデバイスにトランザクションを送信できません。




Figure 64 電源投入またはリセットによる DPD モード開始

#### 4.13.2.2 DPD 終了

デバイスは DPD モードを終了するために以下の方法があります。

##### ハードウェアリセットによる DPD モード終了

デバイスが DPD モードおよび CFR4NV[2] が「0」のとき、ハードウェアリセットはデバイスをスタンバイモードに復帰させます。

##### CS# パルスによる DPD モード終了

デバイスは、パルス幅が  $t_{CSDPD}$  の CS# パルスを受信すると DPD モードを終了します。パルスの後に CS# を HIGH に駆動する必要があります。DPD 終了後にトランザクションサイクルを開始するために CS# の HIGH から LOW への遷移が必要です。DPD モードを終了するために  $t_{EXTDPD}$  を要します。デバイスは  $t_{EXTDPD}$  が経過するまで応答しません。




Figure 65 DPD モード終了

DPD 中にデバイスはコンフィギュレーションを維持する、すなわち、デバイスは DPD の開始時と同じ状態で DPD を終了します。ECC ステータス, ECC エラー検出カウンター, アドレストラップ, および割込みステータスレジスタなどのレジスタはクリアされます。

#### 4.13.2.3 DPD に関するレジスタとトランザクション

Table 39 消去に関するレジスタとトランザクション

関連レジスタ	関連 SPI トランザクション (Table 73 を参照してください)	関連クアッド SPI トランザクション (Table 77 を参照してください)
コンフィギュレーションレジスタ 4 (CFR4N, CFR4V) (Table 52 を参照してください)	ディープパワー ダウン モード開始 (ENDPD_0_0)	ディープパワー ダウン モード開始 (ENDPD_0_0)

## 4.14 電源投入と電源切断

電源投入と電源切斷時に、以下のように  $V_{CC}$  が正しい値に達するまでデバイスを選択してはいけません。

- 電源投入時、そして、 $t_{PU}$  の遅延時間の間  $V_{CC}(\text{min})$
- 電源切斷時には  $V_{SS}$

### 4.14.1 電源投入

デバイスは、 $V_{CC}$  が最小  $V_{CC}$  閾値を超えてから  $t_{PU}$  の遅延時間が経過するまですべてのトランザクションを無視します (Figure 66 を参照してください)。ただし、 $t_{PU}$  中に  $V_{CC}$  が  $V_{CC}(\text{min})$  以下になった場合、デバイスの正常な動作は保証されません。 $t_{PU}$  が経過するまで、トランザクションをデバイスに送信しないようにしてください。

デバイスは  $t_{PU}$  中に  $I_{POR}$  電流を消費します。電源投入 ( $t_{PU}$ ) 後、WRGEN ビットがリセットされ、デバイスは DPD モードまたはスタンバイ モードに入るオプションがあります。コンフィギュレーションレジスタ 4 の DPD POR ビット (CFR4N[2]) は、POR 完了後にデバイスが DPD モードまたはスタンバイ モードのどちらになるかを制御します (Table 52 を参照してください)。DPD POR ビットが有効 (CFR4N[2]=1) の場合、デバイスは電源投入後に DPD モードに入ります。POR 後にデバイスをスタンバイ モードに戻すには、ハードウェアリセット (RESET# と DQ3\_RESET#) が必要です。




Figure 66 電源投入

### 4.14.2 電源切斷

電源切斷中または電圧が  $V_{CC}(\text{cut-off})$  を下回っている間、電圧は  $t_{PD}$  時間の間  $V_{CC}(\text{Low})$  を下回る必要があります。これにより、デバイスは電源投入時に正常に初期化できます (Figure 67 を参照してください)。電圧低下中に、 $V_{CC}$  が  $V_{CC}(\text{cut-off})$  を上回ったままの場合は、デバイスは初期化状態のままとなり、 $V_{CC}$  が再度  $V_{CC}(\text{min})$  を上回ったとき、正常に動作します。電源投入後に POR が正常に完了しない場合、RESET# のアサート時に POR プロセスが再起動されます。





Figure 67 電源切斷と電圧低下


レジスタ

## 5 レジスタ

レジスタは、デバイス動作の設定およびステータス報告のために使用される小さなストレージセルグループです。HL-T/HS-T デバイスファミリは、レガシー互換性および新機能のために、個別の不揮発性と揮発性ストレージグループを使用して異なるレジスタビットタイプを実装します。各レジスタは、揮発性ビットと対応する不揮発性ビット（恒久的な保存が必要な場合）のグループとして構成されます。電源投入、ハードウェアリセットまたはソフトウェアリセットのとき、レジスタの不揮発性ビットのデータは揮発性ビットに転送され、揮発性ビットのデフォルト状態を提供します。レジスタの不揮発性ビットに新しいデータを書き込むと、揮発性ビットも新しいデータで更新されます。しかし、揮発性レジスタビットに新しいデータを書く込むと、不揮発性ビットは古いデータを保持します。レジスタ構造を **Figure 68** に示します。



**Figure 68** レジスタ構造



**Figure 69** レジスタ要素内のデータ移動

### 5.1 レジスタ命名規則

**Table 40** レジスタビットの表記法

ビット番号	名称	機能	読み出し / 書き込み (R/W)	工場出荷時設定 (2進)	説明
REGNAME#T[x] T=N, V, O 降順	-	-	オプション： N/A - 該当なし R - 読み出し専用 R/W - 読み出し / 書き込み R/I - 読み出し / ワンタイムプログラマブル	オプション： 0 1	フォーマット： コンフィギュレーションビットの説明 0=ビットを「0」に選択するオプション 1=ビットを「1」に選択するオプション  依存性：このビットは実装に複数のビットを必要とする機能の一部ですか？

レジスタ

## 5.2 ステータス レジスタ 1 (STR1x)

ステータス レジスタ 1 はステータス ビットおよび制御 ビットを含みます。Table 41 で、サポートされたステータス レジスタ 1 の機能を説明します。

Table 41 ステータス レジスタ 1<sup>[21]</sup>

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (2進)	説明
STR1N[7] STR1V[7]	STCFWR	ステータス レジスタ 1 およびコンフィギュレーション レジスタ 1, 2, 3, 4 の書き込み保護の選択 (消去 / プログラム)	N->R/W V->R/W	0	<p>説明 : STCFWR ビットはシングル SPI モードで WP# (書き込み保護 ピン)に基づいてステータス レジスタ 1 とコンフィギュレーション レジスタ 1, 2, 3, 4 への書き込み (消去 / プログラム) の有効および無効を選択します。WP# LOW で STCFWR ビットが有効になると、ステータス レジスタまたはコンフィギュレーション レジスタを変更するトランザクションは無視され、デバイスが効果的にロックされます。WP#/DQ[2] が HIGH (STCFWR に無関係) の場合、ステータスおよびコンフィギュレーション レジスタは変更できます。</p> <p>選択オプション :</p> <p>1=WP# に基づく保護は有効です。 0=WP# に基づく保護は無効です。</p> <p>依存性 : 該当なし</p>
STR1V[6]	PRGERR	プログラム エラー ステータス フラグ	V->R	0	<p>説明 : PRGERR ビットはプログラム動作の成功または失敗を示します。PRGERR ビットが「1」の場合、最後のプログラム動作にエラーがあったことを示します。PRGERR ビットは保護されたメモリ領域でプログラム動作が行われたときにもセットされます。PRGERR がセットされている場合、プログラムおよび消去失敗フラグクリアトランザクションまたはハードウェア / ソフトウェアのリセットでのみクリアできます (Table 42 を参照してください)。注 : デバイスは PRGERR フラグがクリアされた場合にのみスタンバイ モードになります。</p> <p>選択オプション :</p> <p>0= 前回のプログラム動作は成功しました。 1= 前回のプログラム動作は成功しませんでした。</p> <p>依存性 : 該当なし</p>
STR1V[5]	ERSERR	消去エラー ステータス フラグ	V->R	0	<p>説明 : ERSERR ビットは消去動作の成功または失敗を示します。ERSERR ビットが「1」にセットされたとき、最終の消去動作にエラーがあったことを示します。ERSERR ビットは保護されたメモリセクタで消去動作が行われたときにもセットされます。ERSERR がセットされている場合、プログラムおよび消去失敗フラグクリアトランザクションまたはハードウェア / ソフトウェアのリセットでのみクリアできます (Table 43 を参照してください)。注 : デバイスは、ERSERR フラグがクリアされた場合にのみスタンバイ モードに入ります。</p> <p>選択オプション :</p> <p>0= 前回の消去動作は成功しました。 1= 前回の消去動作は成功しませんでした。</p> <p>依存性 : 該当なし</p>
STR1N[4:2] STR1V[4:2]	LBPROT[2:0]	メモリアレイ サイズ選択に基づくレガシー ブロック保護	PLPROT=0 の場合 N->R/W V->R/W  PLPROT=1 の場合 N->R V->R	000	<p>説明 : LBPROT[2:0] ビットはプログラムおよび消去トランザクションから保護されるメモリアレイ サイズを定義します。LBPROT[2:0] コンフィギュレーションに基づき、上位 1/64, 1/4, 1/2 など、または下位 1/64, 1/4, 1/2 など、またはアレイ全体が保護されます。</p> <p>注 : レガシー ブロック保護および 4KB セクタ アーキテクチャの恒久的ロック選択である PLPROT ビットが「1」の場合、LBPROT[2:0] ビットは消去またはプログラムされません。</p> <p>選択オプション :</p> <p>000= 保護は無効です。 001= 上位 / 下位 1/64 のアレイ保護は有効です。 010= 上位 / 下位 1/32 のアレイ保護は有効です。 ..... 111= すべてのセクタは保護されます。</p> <p>依存性 : TBPROT (CFR1x[5])</p>

注

21. POR, ハードウェアリセット, ソフトウェアリセット, DPD 終了, および JEDEC シリアルフラッシュリセットシグナリングプロトコル中の STR1x の値は無効です。

## レジスタ

**Table 41** ステータス レジスタ 1<sup>[21]</sup> ( 続き )

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (2進)	説明
STR1V[1]	WRPGEN	書き込み / プログラム イネーブルス テータス フラグ	V->R	0	<p>説明 : WRPGEN ビットに「1」をセットし、すべてのプログラム、消去またはレジスタ書き込み動作を有効にします。これにより、メモリやレジスタ値を誤って変更することを防げます。書き込みイネーブルおよび揮発性レジスタ書き込みイネーブルのトランザクションは WRPGEN ビットを「1」に設定し、プログラム、消去または書き込みトランザクションの実行を許可します。書き込みディセーブル (WRDIS_0_0) トランザクションは WRPGEN を「0」にリセットし、プログラム、消去および書き込みトランザクションの実行をすべて禁止します。WRPGEN ビットは、プログラム、消去、またはレジスタ書き込み動作が正常に終了すると、「0」にクリアされます。電源切断 / 電源投入シーケンスまたはハードウェア / ソフトウェアリセットの後、ディープパワーダウン WRPGEN ビットは「0」にクリアされます。</p> <p>選択オプション: 0= プログラム / 消去 / レジスタ書き込みは無効です。 1= プログラム / 消去 / レジスタ書き込みは有効です。</p> <p>依存性 : 該当なし</p>
STR1V[0]	RDYBSY	デバイス レディ / ビジー ステータス フラグ	V->R	0	<p>説明 : RDYBSY ビットはデバイスが組込み動作を実行している、またはスタンバイ モードで新しいトランザクションを受け入れる準備ができていることを示します。</p> <p>注 : RDYBSY がセットされている間、PRGERR および ERSERR ステータス ビットは更新されます。PRGERR または ERSERR がセットされている場合、RDYBSY ビットはセットしたままで、デバイスがビジーであり、新しいトランザクションが受け入れないことを示します。プログラムおよび消去失敗フラグクリアトランザクションはデバイスをスタンバイ モードに戻すために実行する必要があります。</p> <p>選択オプション: 0= デバイスはスタンバイ モードにあり、新しい動作トランザクションを受け入れられます。 1= デバイスはビジーであり、新しい動作トランザクションを受け入れられません。</p> <p>依存性 : 該当なし</p>

### 注

21. POR, ハードウェアリセット, ソフトウェアリセット, DPD 終了, および JEDEC シリアルフラッシュリセットシグナリングプロトコル中の STR1x の値は無効です。

**Table 42** PRGERR のまとめ

エラー フラグ	記号	条件
プログラム エラー	PRGERR	ビットを「1」から「0」にプログラムできない
		保護領域をプログラムしようとする試み
		ASPO[2] または ASPO[1] が 0 の場合、CFR1N[6:2]/CFR1V[6:2] の値を変更しようとする不揮発性レジスタの書き込み
		パスワード保護 モードが選択され、ASP パスワード レジスタ更新トランザクションが実行された後
		セーフブート 失敗
		コンフィギュレーション 失敗

**Table 43** ERSERR のまとめ

エラー フラグ	記号	条件
消去 エラー	ERSERR	セクタ デバイス 消去 - すべてのビットを「1」に消去できません。
		保護領域を消去しようとする試み
		レジスタ 消去 - レジスタ書き込みの消去部分中にすべてのビットを「1」に消去できません。
		セーフブート 失敗

### 5.3 ステータス レジスタ 2 (STR2x)

ステータス レジスタ 2 はデバイスの動作時のステータスを提供します。Table 44 で、サポートされたステータス レジスタ 2 の機能を説明します。

Table 44 ステータス レジスタ 2<sup>[22]</sup>

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (2進)	説明
STR2V[7:5]	RESRVD	将来使用するために予約済み	V->R	0	このビットは将来使用するために予約されています。このビットは常にデフォルトの状態に書き込まれるかロードされる必要があります。
STR2V[4]	DICRCS	メモリアレイデータ整合性巡回冗長検査一時停止ステータス フラグ	V->R	0	説明: DICRCS ビットは、デバイスがメモリアレイデータ整合性巡回冗長検査一時停止モードに入っているかどうかを判断するために使用されます。 選択オプション: 0= メモリアレイデータ整合性巡回冗長検査が一時停止モードではありません。 1= メモリアレイデータ整合性巡回冗長検査が一時停止モードです。 依存性: 該当なし
STR2V[3]	DICRCA	メモリアレイデータ整合性巡回冗長検査中止ステータス フラグ	V->R	0	説明: DICRCA ビットはメモリアレイデータ整合性巡回冗長検査演算が中止されたことを示します。中止条件は終了アドレス (ENDADD) と開始アドレス (STRADD) の関係に基づきます。[ENDADD<STRADD+3] の場合、DICRCA はセットされ、デバイスはスタンバイ状態に戻ります。 [ENDADD>STRADD+3] の場合、DICRCA フラグは次のデータ整合性巡回冗長検査動作でクリアされます。 選択オプション: 0= メモリアレイデータ整合性巡回冗長検査演算は中止されていません。 1= メモリアレイデータ整合性巡回冗長検査演算は中止されています。 依存性: 該当なし
STR2V[2]	SESTAT	セクタ消去成功 / 失敗ステータス フラグ	V->R	0	説明: SESTAT ビットはセクタでの消去動作が正常に完了したかどうかを示します。消去ステータス判定トランザクションはセクタアドレスを指定する SESTAT ビットを読み出す前に実行する必要があります。 選択オプション: 1= アドレス指定したセクタは正常に消去されました。 0= アドレス指定したセクタは正常に消去されていません。 依存性: 該当なし
STR2V[1]	ERASES	消去動作一時停止ステータス フラグ	V->R	0	説明: ERASES ビットは消去動作が一時停止されているかどうかを示すために使用されます。 選択オプション: 0= 消去動作は一時停止モードではありません。 1= 消去動作は一時停止モードです。 依存性: 該当なし
STR2V[0]	PROGMS	プログラム動作一時停止ステータス フラグ	V->R	0	説明: PROGMS ビットはプログラム動作が一時停止されているかどうかを示すために使用されます。 選択オプション: 0= プログラム動作は一時停止モードではありません。 1= プログラム動作は一時停止モードです。 依存性: 該当なし

注

22. STR2x 値は、POR, ハードウェアリセット, ソフトウェアリセット, DPD 終了, および JEDEC シリアル フラッシュリセット シグナリング プロトコル中は、無効です。STR2x ビットは STR1V[0]/RDYBSY が 0 のときにのみ有効です。

## 5.4 コンフィギュレーションレジスタ 1 (CFR1x)

コンフィギュレーションレジスタ 1 はインターフェースとデータ保護機能を制御します。

**Table 45** コンフィギュレーションレジスタ 1

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (2進)	説明
CFR1N[7] CFR1V[7]	RESRVD	将来使用するために予約済み	N->R/W V->R/W	0	このビットは将来使用するために予約されています。このビットは常にデフォルトの状態に書き込まれるかロードされる必要があります。
CFR1N[6] CFR1V[6]	SP4KBS	最上位と最下位のアドレス空間の間での 4 KB セクタの分割	PLPROT=0 の場合 N->R/W V->R  PLPROT=1 の場合 N->R V->R	0	説明 : SP4KBS ビットは 4 KB セクタがグループ化されるか、または上位と下位のアドレス範囲で均等に分割されるかを選択します ( <a href="#">Table 46</a> を参照してください)。  選択オプション： 0=4 KB セクタは一緒にグループ化されます。 1=4 KB セクタは上位アドレスと下位アドレスの間で分割されます。  依存性 : TB4KBS (CFR1N[2])
CFR1N[5] CFR1V[5]	TBPROT	レガシー保護モードにおける最上部または最下部の保護の選択	PLPROT=0 の場合 N->R/W V->R  PLPROT=1 の場合 N->R V->R	0	説明 : TBPROT ビットはステータスレジスタのレガシーブロック保護ビット (LBPROT[2:0]) の参照ポイントを選択し、保護がアドレス範囲の最上部から開始するか、または最下部から開始するかを決定します。  また、このビットは読み出し可能にするメモリアドレス範囲（最下位または最上位）も選択し、パスワード入力が成功する前でもパスワード読み出し保護モード中に読み出せます ( <a href="#">Table 47</a> を参照してください)。  選択オプション： 0= レガシー保護はアドレス範囲の上位半分に適用されます。 1= レガシー保護はアドレス範囲の下位半分に適用されます。  依存性 : LBPROT[2:0] (STR1x[3:1])
CFR1N[4] CFR1V[4]	PLPROT	レガシー ブロック保護および 4 KB セクタアーキテクチャの恒久的ロック選択	N->R/1 V->R	0	説明 : PLPROT ビットは恒久的にレガシー ブロック保護と 4 KB セクタを保護します。これによって、メモリアレイ保護スキームおよびセクタアーキテクチャを恒久的に保護します ( <a href="#">Table 47</a> を参照してください)。 注 : PLPROT は LBPROT[2:0]、SP4KBS、TBPROT および TB4KBS ビットをプログラムと消去から保護します。PLPROT ビットを設定する前に、これらのビットを設定することを推奨します。  選択オプション： 0= レガシー ブロック保護および 4 KB セクタは保護されません。 1= レガシー ブロック保護および 4 KB セクタは保護されます。  依存性 : 該当なし
CFR1N[3] CFR1V[3]	RESRVD	将来使用するために予約済み	N->R/W V->R/W	0	このビットは将来使用するために予約されています。このビットは常にデフォルトの状態に書き込まれるかロードされる必要があります。
CFR1N[2] CFR1V[2]	TB4KBS	4 KB セクタ ブロック用の最上位または最下位アドレス範囲の選択	PLPROT=0 の場合 N->R/W V->R  PLPROT=1 の場合 N->R V->R	0	説明 : TB4KBS ビットは 4 KB セクタ ブロックの論理アドレス位置を定義します。4 KB セクタ ブロックは最上位または最下位アドレスセクタの該当領域を置き換えます ( <a href="#">Table 46</a> を参照してください)。  選択オプション： 0=4 KB セクタ ブロックはメモリアドレス空間の最下部にあります。 1=4 KB セクタ ブロックはメモリアドレス空間の最上部にあります。  依存性 : SP4KBS (CFR1x[6])

## レジスタ

**Table 45 コンフィギュレーションレジスタ 1( 続き )**

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (2進)	説明
CFR1N[1] CFR1V[1]	QUADIT	クアッド SPI インターフェース選択 - I/O 幅を 4 ビットに設定 (1-1-4、1-4-4)	N->R/W V->R/W	0	<p>説明 : QUADIT ビットはデバイスの I/O 幅を選択します。4 ビット (クアッド) に設定されると、WP# は DQ2 に、DQ3_RESET# は DQ3 になります。QUADIT トランザクションではオペコードがシングル I/O で、アドレスがシングルまたは 4 つのすべての I/O で、データは常に 4 つのすべての I/O で送信する必要があります。</p> <p>選択オプション : 0= データ幅を 1 または 2 ビット幅に設定します (1x - シングル、2x - デュアル)。 1= データ幅を 4 ビット幅に設定します (4x - クアッド)。</p> <p>依存性 : 該当なし</p>
CFR1N[0] CFR1V[0]	TLPROT	レガシー ブロック保護とセクタアーキテクチャの一時的ロック選択	N->R V->R/W	0	<p>説明 : TLPROT ビットは一時的にレガシーブロック保護と 4KB セクタを保護します。電源投入時またはハードウェアリセットで、TLPROT はデフォルト状態に設定されます。選択されると、メモリアレイ保護方式とセクタアーキテクチャを変更されないよう保護します。</p> <p>注 : TLPROT は LBPROT[2:0], SP4KBS, TBPROT, および TB4KBS ビットをプログラムと消去から保護します。</p> <p>選択オプション : 0= レガシー ブロック保護および 4 KB セクタは保護されません。 1= レガシー ブロック保護および 4 KB セクタは一時的に保護されます。</p> <p>依存性 : 該当なし</p>

**Table 46 4KB パラメーター セクタ位置の選択**

SP4KBS	TB4KBS	4 KB 位置
0	0	4 KB 物理セクタは最下部 ( 下位アドレス ) にあります。
0	1	4 KB 物理セクタは最上部 ( 上位アドレス ) にあります。
1	X	4 KB パラメーター セクタは最上部 ( 上位アドレス ) と最下部 ( 下位アドレス ) の間で分割されます。

**Table 47 PLPROT と TLPROT 保護**

PLPROT	TLPROT	アレイ保護と 4K セクタ
0	0	非保護 ( ロック解除 )
1	X	TBPROT, LBPROTx, SP4KBS, TB4KBS: 恒久的に保護 ( ロック ) されます。
0	1	TBPROT, LBPROTx, SP4KBS, TB4KBS: 次の電源切断まで保護 ( ロック ) されます。

## 5.5 コンフィギュレーションレジスタ 2 (CFR2x)

コンフィギュレーションレジスタ 2 は、インターフェース、メモリ読み出しレイテンシ、およびアドレスバイト長の選択を制御します。

**Table 48** コンフィギュレーションレジスタ 2

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (2進)	説明
CFR2N[7] CFR2V[7]	ADRBYT	命令用の 3 または 4 バイトのアドレスバイト長選択	N->R/W V->R/W	0	<p>説明 : ADRBYT ビットはアドレスを必要とするすべての命令で期待するアドレス長を制御し、3 または 4 バイトのどちらかに選択できます。</p> <p>選択オプション : 0= 命令は 3 バイトアドレスを使用します。 1= 命令は 4 バイトアドレスを使用します。</p> <p>依存性 : 該当なし</p>
CFR2N[6] CFR2V[6]	QPI-IT	QPI インターフェースとプロトコル選択 - I/O 幅は 4 ビットに設定 (4-4-4)	N->R/W V->R/W	0	<p>説明 : QPI-IT ビットはデバイスの I/O 幅を 4 ビット幅に選択します。4 ビット (QPI-IT、QUADIT) に設定されると、WP# は DQ2 に、DQ3_RESET# は DQ3 になります。QPI-IT トランザクションは、オペコード、アドレスおよびデータが常にすべての 4 つの I/O で送信を必要とします。</p> <p>選択オプション : 0= データ幅は 1 または 2 ビット幅 (1x - シングル、2x - デュアル) - レガシー プロトコル 1= データ幅は 4 ビット幅 (4x - クアッド) - QPI プロトコル</p> <p>依存性 : 該当なし</p>
CFR2N[5] CFR2V[5]	DQ3RST	DQ3 での DQ3 と RESET の選択 - I/O#3 の多重動作	N->R/W V->R/W	0	<p>説明 : DQ3RST ビットは DQ3 信号で RESET# 動作を制御します。有効である場合、CS# が HIGH の間に DQ3 が LOW になると、ハードウェアリセットが実行されます。この DQ3 の多重化機能は QUADIT または QPI-IT インターフェースモードが有効な場合にのみ使用できます。QUADIT または QPI-IT モードが無効である場合、DQ3 は専用の RESET# ピンになります。</p> <p>選択オプション : 0=DQ3 は非多重化 RESET# 機能です。 1=CS# が HIGH であり、DQ3 が LOW になると、ハードウェアリセットを実行します。</p> <p>依存性 : 該当なし</p>
CFR2N[4] CFR2V[4]	RESRVD	将来使用するために予約済み	N->R/W V->R/W	0	これらのビットは将来使用するために予約されています。このビットは常にデフォルトの状態に書き込まれるかロードされる必要があります。
CFR2N[3:0] CFR2V[3:0]	MEMLAT[3:0]	メモリアレイ読み出しレイテンシの選択 - 初期データアクセスで必要なダミーサイクル	N->R/W V->R/W	1000	<p>説明 : MEMLAT[3:0] ビットはすべての可変レイテンシメモリアレイおよび不揮発性レジスタ読み出しトランザクションにおける読み出しレイテンシ (ダミーサイクル) 遅延を制御します。MEMLAT により、異なる動作周波数に応じて通常動作での読み出しレイテンシを調整できます (<a href="#">Table 49</a> を参照してください)。</p> <p>選択オプション : 0000= トランザクションオペコードに基づいて 0 レイテンシサイクルを選択します。 ..... 1111= トランザクションオペコードに基づいて 15 レイテンシサイクルを選択します。</p> <p>依存性 : 該当なし</p>

Table 49 レイテンシ コード(サイクル)と周波数<sup>[23, 24, 25, 27]</sup>

レイテンシ コード/ サイクル	読み出しトランザクション最大周波数(MHz)					
	RDAY2_C_0 (1-1-1) RDSSR_C_0 (1-1-1) RDECC_C_0 (1-1-1) RDECC_4_0 (1-1-1) RDARG_C_0 (1-1-1) <sup>[26]</sup> RDAY4_C_0 (1-1-4) RDAY4_4_0 (1-1-4) RDPPB_C_0 (1-1-1) RDPPB_4_0 (1-1-1)	RDAY2_4_0 (1-1-1)	RDAY3_C_0 (1-2-2) RDAY3_4_0 (1-2-2)	RDAY2_4_0 (4-4-4) RDAY5_C_0 (4-4-4) RDAY5_4_0 (1-4-4) RDPPB_C_0 (4-4-4) RDPPB_4_0 (4-4-4)	RDSSR_C_0 (4-4-4) <sup>[28]</sup> RDARG_C_0 (4-4-4) <sup>[26]</sup> RDECC_C_0 (4-4-4) RDECC_4_0 (4-4-4)	RDAY7_C_0 (1-4-4) RDAY7_4_0 (1-4-4) RDAY7_C_0 (4-4-4) RDAY7_4_0 (4-4-4)
	モード サイクル=0	モード サイクル=8	モード サイクル=4	モード サイクル=2	モード サイクル=0	モード サイクル=1
0	50	156	81	43	18	該当なし
1	68	166	93	56	31	該当なし
2	81	166	106	68	43	43
3	93	166	118	81	56	56
4	106	166	131	93	68	68
5	118	166	143	106	81	81
6	131	166	156	118	93	93
7	143	166	166	131	106	102
8(デフォルト)	156	166	166	143	118	102
9	166	166	166	156	131	102
10	166	166	166	166	143	102
11	166	166	166	166	156	102
12	166	166	166	166	166	102
13	166	166	166	166	166	102
14	166	166	166	166	166	102
15	166	166	166	166	166	102

注

- 23. ECC エラー レポート メカニズムを使用する場合、正しい ECC レポートのために出力読み出しデータは少なくとも 2 バイトである必要があります。
- 24. CK 周波数が 166 MHz より大きい SDR または 102 MHz より大きい DDR はこのデバイス ファイミリでサポートされません。
- 25. 高速読み出し 4 バイト アドレス, QPI, デュアル I/O, クアッド I/O, QPI, DDR クアッド I/O, および DDR QPI プロトコルは、アドレスに統いて連続読み出しモード ビットが含まれます。ビットのクロック サイクルはこの表に示されるレイテンシ サイクルの一部として計算されません。例えば、レガシークアッド I/O トランザクションはアドレスに統いて 2 つの連続読み出しモード サイクルを持ちます。したがって、追加の読み出しレイテンシがないレガシークアッド I/O トランザクションは、0 サイクル読み出しレイテンシのためにこの表に示す周波数までのみサポートされます。可変読み出しレイテンシを増やすと、クアッド I/O トランザクションの周波数は最大周波数(166MHz)の動作に対応できるまで増やせます。
- 26. 任意レジスタ読み出しトランザクションは不揮発性レジスタ読み出しのためにこれらのレイテンシ サイクルを使用します。
- 27. SFDP 読み出しトランザクションは常に 8 ダミー サイクルおよび 8 ダミー サイクルに応じる異なるインターフェースの最大周波数があります。固有 ID 読み出しは 32 サイクルレイテンシを持ちます。
- 28. セキュアシリコン読み出し(4-4-4) レイテンシ サイクルは 0 より大きいです。

## 5.6 コンフィギュレーションレジスタ 3 (CFR3x)

コンフィギュレーションレジスタ 3 はトランザクション動作を制御します。

**Table 50 コンフィギュレーションレジスタ 3**

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (2進)	説明
CFR3N[7:6] CFR3V[7:6]	VRGLAT[1:0]	揮発性レジスタ読み出しレイテンシ選択 - 初期データアクセスに必要なダミーサイクル	N->R/W V->R/W	00	<p>説明: VRGLAT[1:0] ビットはすべての可変レイテンシのレジスタ読み出しトランザクションでの読み出しレイテンシ(ダミーサイクル)を制御します。VRGLAT[1:0] により、異なる動作周波数に応じて通常動作での読み出しレイテンシは調整できます(<a href="#">Table 51</a> を参照してください)。</p> <p>選択オプション: トランザクション オペコードに基づいて 00, 01, 10, 11 レイテンシ サイクルを選択します。</p> <p>依存性: 該当なし</p>
CFR3N[5] CFR3V[5]	BLKCHK	耐久性を向上させるための消去動作中のブランクチェック選択	N->R/W V->R/W	0	<p>説明: この機能を有効にすると、消去トランザクションは最初にセクタの消去状態を判断します。セクタが消去されている場合、消去動作は中止されます。言い換えると、消去動作は、プログラムされたビットがセクタで検出された場合にのみ実行されます。BLKCHK を無効にすると、消去動作が無条件に実行されます。</p> <p>選択オプション: 0= ブランク チェックは消去動作前に無効にされます。 1= ブランク チェックの判定は消去動作実行前に有効にされます。</p> <p>依存性: 該当なし</p>
CFR3N[4] CFR3V[4]	PGMBUF	プログラムバッファサイズ選択	N->R/W V->R/W	0	<p>説明: PGMBUF ビットはページプログラムに使用されるプログラムバッファサイズを選択します。プログラムバッファサイズはデバイスプログラム時間に影響します。</p> <p>注: プログラムデータがプログラムバッファサイズを越えると、データはラップされます。</p> <p>選択オプション: 0= 256 バイト書き込みバッファ サイズ 1= 512 バイト書き込みバッファ サイズ</p> <p>依存性: 該当なし</p>
CFR3N[3] CFR3V[3]	UNHYS	ユニフォーム / ハイブリッド セクタのアーキテクチャ選択	N->R/W V->R	0	<p>説明: UNHYS ビットはユニフォーム(全セクタが 256 KB)またはハイブリッド(4 KB セクタと 256 KB セクタの組合せ)セクタアーキテクチャのどちらかを選択します。ハイブリッドセクタアーキテクチャを選択した場合、4 KB セクタブロックはメインフラッシュアレイアドレスマップの一部になります。4 KB セクタブロックはデバイスの最上位または最下位のアドレス範囲のいずれかを重ねられます。ユニフォームセクタアーキテクチャを選択した場合、4 KB セクタブロックはアドレスマップから削除され、すべてのセクタはユニフォームサイズになります。</p> <p>注: ハイブリッドセクタアーキテクチャは4 KB セクタ消去トランザクション(20h)も有効にします。そうでない場合、4 KB セクタ消去トランザクションは、発行されると、デバイスによって無視されます。</p> <p>選択オプション: 0= ハイブリッドセクタアーキテクチャ(4K セクタと 256 KB セクタの組合せ) 1= ユニフォームセクタアーキテクチャ(すべては 256 KB セクタ)</p> <p>依存性: SP4KBS (CFR1N[6])、TB4KBS (CFR1N[2])</p>
CFR3N[2] CFR3V[2]	CLSRSM	ステータスクリアまたは 30h トランザクション再開の選択	N->R/W V->R/W	0	<p>説明: CLSRSM ビットはデバイスの 30h トランザクションの使用方法を選択します。CLRRSM は 30h トランザクションをステータスクリアトランザクションとして使用するか、代替のプログラム / 消去 / データ整合性チェックの再開トランザクションとして使用するかを制御します。</p> <p>選択オプション: 0= ステータス レジスタクリアトランザクション 1= プログラム / 消去 / データ整合性チェックの再開トランザクション</p> <p>依存性: 該当なし</p>
CFR3N[1] CFR3V[1]	RESRVD	将来使用するために予約済み	N->R/W V->R/W	0	このビットは将来使用するために予約済みです。このビットは常にデフォルトの状態に書き込まれるかロードされる必要があります。
CFR3N[0] CFR3V[0]	LSFRST	レガシーソフトウェアリセットトランザクション F0h の選択	N->R/W V->R/W	0	<p>説明: LSFIRST ビットはソフトウェアリセットトランザクションを選択します。これはソフトウェアリセット用のレガシー F0h シングルトランザクションを許可します。</p> <p>選択オプション: 0= レガシーソフトウェアリセットは無効です。 1= レガシーソフトウェアリセットは有効です。</p> <p>依存性: 該当なし</p>

**Table 51** レジスタ レイテンシ コード ( サイクル ) と周波数 [29, 31]

レイテンシ コード	周波数	レジスタ高速読み出し ( アドレス無し )	通常のレジスタ読み出し ( アドレス無し )	通常のレジスタ読み出し ( アドレス付き )
		RDSR1_0_0 (1-1-1) RDSR1_0_0 (4-4-4) RDSR2_0_0 (1-1-1) RDCR1_0_0 (1-1-1) RDDLP_0_0 (1-1-1) RDIDN_0_0 (1-1-1) RDIDN_0_0 (4-4-4) RDPLB_0_0 (1-1-1) RDQID_0_0 (1-4-4、 4-4-4)	RDSR2_0_0 (4-4-4) RDCR1_0_0 (4-4-4) RDDLP_0_0 (4-4-4) RDPLB_0_0 (4-4-4)	RDDYB_C_0 (1-1-1) (4-4-4) RDDYB_4_0 (1-1-1) (4-4-4) RDARG_C_0 <sup>[30]</sup> (1-1-1) (4-4-4)
00 ( デフォルト )	50 MHz	0	0	0
01	133 MHz	0	1	1
10	133 MHz	1	1	1
11	166 MHz	2	2	2

## 注

29. CK 周波数が 166 MHz より大きい SDR または 102 MHz より大きい DDR はこのデバイス ファイミリでサポートされません。

30. 任意レジスタ読み出しトランザクションは揮発性レジスタ読み出しのためにこれらのレイテンシ サイクルを使用します。

31. SDFP 読み出しトランザクションは常に 8 ダミー サイクルおよび 8 ダミー サイクルに応じる異なるインターフェースの最大周波数があります。固有 ID 読み出しあは 32 サイクル レイテンシを持ちます。

## 5.7 コンフィギュレーションレジスタ 4 (CFR4x)

コンフィギュレーションレジスタ 4 はメインフラッシュアレイの読み出しトランザクションのバーストラップトランザクションおよび出力ドライバインピーダンスを制御します。

**Table 52 コンフィギュレーションレジスタ 4**

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (2進)	説明
CFR4N[7:5] CFR4V[7:5]	IOIMPD[2:0]	I/O ドライバ出力インピーダンス選択	N->R/W V->R/W	000	<p>説明: IOIMPD[2:0] ピットは IO ドライバ出力インピーダンス (駆動強度) を選択します。出力インピーダンスコンフィギュレーションビットは、システム信号の整合性要件を満たすために、通常のデバイス動作中の駆動強度を調整します。</p> <p>選択オプション:            000=45 Ω (工場出荷時設定)            001=120 Ω            010=90 Ω            011=60 Ω            100=45 Ω            101=30 Ω            110=20 Ω            111=15 Ω         </p>
CFR4N[4] CFR4V[4]	RBSTWP	バーストラップ読み出しイネーブル選択	N->R/W V->R/W	0	<p>説明: RBSTWP ピットはバーストラップ読み出し機能を選択します。これにより、デバイスは通常動作中にバーストラップ読み出しモードになるかまたは終了します。ラップ長は RBSTWL[1:0] ピットにより選択されます。</p> <p>選択オプション:            0= バーストラップ読み出しは無効です。            1= バーストラップ読み出しは有効です。         </p> <p>依存性: RBSTWL[1:0] (CFR4x[1:0])</p>
CFR4N[3] CFR4V[3]	ECC12S	エラー訂正コード (ECC) の 1 ビットまたは 1 ビット / 2 ビットエラー訂正の選択	N->R/W V->R/W	1	<p>説明: ECC12S ピットは 1 ビット ECC エラー検出 / 訂正、または 1 ビット ECC エラー検出 / 訂正と 2 ビット ECC エラー検出の両方を選択します。このコンフィギュレーションオプションは、アドレストラップレジスタと ECC カウントレジスタの機能に影響します。ホストは、ECC コンフィギュレーションの変更により(1 ビット訂正から 1 ビット訂正および 2 ビット検出、またはその逆)、SEMPER™ フラッシュメモリのデータを消去および再プログラムする必要があります。</p> <p>選択オプション:            0=1 ビット ECC エラー検出 / 訂正            1=2 ビット ECC エラー検出 / 訂正と 2 ビット ECC エラー検出         </p> <p>依存性: 該当なし</p>
CFR4N[2] CFR4V[2]	DPDPOR	POR 時のディープパワーダウン電力節約モード開始選択	N->R/W V->R	0	<p>説明: DPDPOR ピットは、デバイスが POR 完了後にディープパワーダウン(DPD) モードまたはスタンバイモードになるかどうかを選択します。有効の場合、DPDPOR はデバイスが DPD モードで開始するように設定し、デバイス動作が必要となるまで消費電流を減らします。デバイスが DPD モードにある場合、CS# パルスまたはハードウェアリセットはデバイスをスタンバイモードに戻します。</p> <p>選択オプション:            0=POR 完了時にスタンバイモードになります。            1=POR 完了時にディープパワーダウン電力モードに入ります。         </p> <p>依存性: 該当なし</p>
CFR4N[1:0] CFR4V[1:0]	RBSTWL[1:0]	バーストラップ読み出し長選択	N->R/W V->R/W	00	<p>説明: RBSTWL[1:0] ピットは通常動作でのバーストラップ読み出しの長さと境界を選択します。これは 8、16、32 または 64 バイトの固定された長さ / 境界を選択します (Table 53 を参照してください)。</p> <p>選択オプション:            00=8 バイトラップ長            01=16 バイトラップ長            10=32 バイトラップ長            11=64 バイトラップ長         </p> <p>依存性: RBSTWP (CFR4x[4])</p>

**Table 53 出力データ ラップシーケンス**

ラップ境界 (バイト)	開始アドレス (16進)	アドレス シーケンス (16進)
シーケンシャル	XXXXXX03	03、04、05、06、07、08、09、0A、0B、0C、0D、0E、0F、10、11、12、13、14、15、16、17、18
8	XXXXXX00	00、01、02、03、04、05、06、07、00、01、02
8	XXXXXX07	07、00、01、02、03、04、05、06、07、00、01
16	XXXXXX02	02、03、04、05、06、07、08、09、0A、0B、0C、0D、0E、0F、00、01、02、03
16	XXXXXX0C	0C、0D、0E、0F、00、01、02、03、04、05、06、07、08、09、0A、0B、0C、0D、0E
32	XXXXXX0A	0A、0B、0C、0D、0E、0F、10、11、12、13、14、15、16、17、18、19、1A、1B、1C、1D、1E、1F、00、01、02、03、04、05、06、07、08、09、0A、0B、0C、0D、0E、0F
32	XXXXXX1E	1E、1F、00、01、02、03、04、05、06、07、08、09、0A、0B、0C、0D、0E、0F、10、11、12、13、14、15、16、17、18、19、1A、1B、1C、1D、1E、1F、00
64	XXXXXX03	03、04、05、06、07、08、09、0A、0B、0C、0D、0E、0F、10、11、12、13、14、15、16、17、18、19、1A、1B、1C、1D、1E、1F、20、21、22、23、24、25、26、27、28、29、2A、2B、2C、2D、2E、2F、30、31、32、33、34、35、36、37、38、39、3A、3B、3C、3D、3E、3F、00、01、02、03、04、05、06、07、08、09、0A、0B、0C、0D、0E、0F、10、11、12、13、14、15、16、17、18、19、1A、1B、1C、1D、1E、1F、20、21、22、23、24、25、26、27、28、29、2A、2B、2C、2D
64	XXXXXX2E	2E、2F、30、31、32、33、34、35、36、37、38、39、3A、3B、3C、3D、3E、3F、00、01、02、03、04、05、06、07、08、09、0A、0B、0C、0D、0E、0F、10、11、12、13、14、15、16、17、18、19、1A、1B、1C、1D、1E、1F、20、21、22、23、24、25、26、27、28、29、2A、2B、2C、2D

## 5.8 メモリアレイデータ整合性チェック CRC レジスタ (DCRV)

メモリアレイデータ整合性チェック CRC レジスタ (DCRV) は、指定された開始アドレスと終了アドレスの間に格納されたデータに対する CRC 計算の結果を格納します。

**Table 54 メモリアレイデータ整合性チェック CRC レジスタ**

ビット番号	名称	機能	読み出し / 書き込み (R/W) N=不揮発性 V=揮発性	工場出荷時設定 (16進)	説明
DCRV[31:0]	DTCRCV[31:0]	メモリアレイデータ CRC チェックサム値	V->R	0x00000000	説明 : DTCRCV[31:0] ビットは、開始アドレスと終了アドレスの間に格納されたメモリアレイデータに対する CRC プロセスのチェックサム値を格納します。 選択オプション : チェックサム値 依存性 : 該当なし

レジスタ

## 5.9 ECC ステータス レジスタ (ECSV)

ECC ステータス レジスタ (ECSV) は、バイトが最後の読み出し中にアドレス指定されたユニットデータに対するエラー訂正の状態を格納します。

注：ユニットデータは ECC が計算されるバイト数として定義されます。HL-T/HS-T ファミリは、16 バイト (128 ビット) のユニットデータを持ちます。

**Table 55** ECC ステータス レジスタ

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (2進)	説明
ECSV[7:5]	RESRVD	将来使用するために予約済み	V->R	000	このビットは将来使用するために予約済みです。このビットは常にデフォルトの状態に書き込まれるかロードされる必要があります。
ECSV[4]	ECC2BT	2 ビット ECC エラー検出フラグ	V->R	0	<p>説明：ECC2BT ビットは 2 ビット ECC エラーがデータユニット (16 バイト) で検出されたかどうかを示します。ECC ステータス レジスタクリアトランザクション (CLECC_0_0) は ECC2BT をリセットします。</p> <p>注：任意のメモリアドレスが読み出されるたびに ECC2BT は更新され、保持されます。すなわち、セットされると、セットされたままになります。ECC2BT ステータスは ECC ステータス レジスタクリアトランザクション (CLECC_0_0) が実行されるまで維持されます。</p> <p>注：ECC2BT ステータス フラグがセットされている場合、ECC1BT は無効です。</p> <p>選択オプション： 0=2 ビット ECC エラーがデータユニット (16 バイト) で検出されていません。 1=2 ビット ECC エラーがデータユニット (16 バイト) で検出されました。</p> <p>依存性：CFR4x[3]</p>
ECSV[3]	ECC1BT	1 ビット ECC エラー検出と訂正フラグ	V->R	0	<p>説明：ECC1BT ビットは 1 ビット ECC エラーがデータユニット (16 バイト) で検出されて訂正されたかどうかを示します。ECC ステータス レジスタクリアトランザクション (CLECC_0_0) は ECC1BT をリセットします。</p> <p>注：任意のメモリアドレスが読み出されるたびに ECC1BT は更新され、保持されます。すなわち、セットされると、セットされたままになります。ECC1BT ステータスは ECC ステータス レジスタクリアトランザクション (CLECC_0_0) が実行されるまで維持されます。</p> <p>選択オプション： 0=1 ビット ECC エラーがデータユニット (16 バイト) で検出されませんでした。 1=1 ビット ECC エラーがデータユニット (16 バイト) で検出されました。</p> <p>依存性：該当なし</p>
ECSV[2:0]	RESRVD	将来使用するために予約済み	V->R	000	このビットは将来使用するために予約されています。このビットは常にデフォルトの状態に書き込まれるかロードされる必要があります。

## 5.10 ECC アドレス トラップ レジスタ (EATV)

ECC アドレス トラップ レジスタ (EATV) は、読み出し動作中に 1 ビット /2 ビット エラーまたは 1 ビット エラーのみが発生した ECC ユニットデータのアドレスを格納します。前回の ECC クリアトランザクション (CLECC\_0\_0) 以降のメモリ読み出し動作中にキャプチャされた最初の ECC エラーの ECC ユニットアドレスを格納します。

**Table 56** ECC アドレス トラップ レジスタ

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (16 進)	説明
EATV[31:0]	ECCATP[31:0]	ECC 1 ビットと 2 ビット エラー アドレス トラップ レジスタ	V->R	0x00000000	<p>説明：アドレス トラップ レジスタ (ECCATP[31:0]) は、読み出し動作中に 1 ビット /2 ビット エラーが発生した ECC ユニットデータアドレスを格納します。ECCATP[31:0] は、前回の ECC ステータス レジスタクリアトランザクション (CLECC_0_0) 以降にメモリ読み出し動作中にキャプチャされた最初の ECC エラーの ECC ユニットアドレスを格納します。</p> <p>注：ECCATP[31:0] は読み出し命令中にのみ更新されます。</p> <p>注：ECC ユニットアドレスから、有効ではない上位 ECCATP アドレス ビットをマスクします。</p> <p>注：ECC ステータス レジスタクリアトランザクション (CLECC_0_0)、POR またはハードウェア / ソフトウェアリセットは EATV[31:0] を 0x00000000 にクリアします。</p> <p>選択オプション：ECC エラー データ ユニット アドレス</p> <p>依存性：該当なし</p>

## 5.11 ECC エラー検出カウントレジスタ (ECTV)

ECC エラー検出カウントレジスタ (ECTV) は、最後の POR またはハードウェア / ソフトウェアリセット後に読み出し動作中に発生した 1 ビット / 2 ビットまたは 1 ビットのみの ECC エラーの数を格納します。

**Table 57 ECC カウントレジスタ**

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (16 進)	説明
ECTV[15:0]	ECCCNT[15:0]	ECC 1 ビットと 2 ビットエラー カウントレジスタ	V->R	0x0000	<p>説明 : ECCCNT[15:0] は、前回の POR またはハードウェア / ソフトウェアリセット以降の読み出し動作中に発生した 1 ビット / 2 ビット ECC エラーの数を格納します。</p> <p>注 : ECCCNT[15:0] は読み出し命令中にのみ更新されます。</p> <p>注 : データユニットごとに 1 つの ECC エラーのみがカウントされます。もし複数の読み出しトランザクションが ECC エラーのある同じデータユニットにアクセスした場合は、ECCCNT[15:0] はデータユニットが読み出されるたびにインクリメントします。</p> <p>注 : カウントが 0xFFFF に達すると、ECCCNT[15:0] はインクリメントを停止します。</p> <p>注 : POR またはハードウェア / ソフトウェアリセットは、ECCCNT[15:0] を 0x0000 にクリアします。</p> <p>選択オプション : ECC エラー カウント</p> <p>依存性 : 該当なし</p>

## 5.12 高度セクタ保護レジスタ (ASPO)

ASP レジスタ (ASPO) は高度セクタ保護スキームの動作を設定します。

**Table 58 高度セクタ保護レジスタ**

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (2 進)	説明
ASPO[15:6]	RESRVD	将来使用するための予約済み	N->R/1	1111111111	このビットは将来使用するために予約済みです。このビットは常にデフォルトの状態に書き込まれるかロードされる必要があります。
ASPO[5]	ASPRDP	パスワード読み出しベース保護の選択	N->R/1	1	<p>説明 : APRDP ビットはパスワード読み出し保護モードを選択します。パスワード読み出し保護モードは、すべてのセクタを読み出し / 消去 / プログラムから保護するために、パスワード保護モードと連携して動作します。TBPROT コンフィギュレーションビット (CFR1x[5]) に基づき、最上位または最下位のどちらかのセクタが読み出せます。</p> <p>選択オプション :</p> <p>0= パスワード読み出し保護モードは有効です。 1= パスワード読み出し保護モードは無効です。</p> <p>依存性 : TBPROT (CFR1x[5])</p>
ASPO[4]	ASPDYB	電源投入時の全セクタに対するダイナミック保護 (DYB) の選択	N->R/1	1	<p>説明 : ASPDYB ビットは、電源投入時またはハードウェアリセット後、すべての DYB ビット (セクタ) が保護状態にあるかどうかを選択します。DYB ビットはセクタ保護を変更するために、個別にリセットされる必要があります。</p> <p>選択オプション :</p> <p>0= 電源投入またはハードウェアリセットで、DYB ベースのセクタ保護が有効になります。 1= 電源投入またはハードウェアリセットで、DYB ベースのセクタ保護が無効になります。</p> <p>依存性 : 該当なし</p>
ASPO[3]	ASPPPB	全セクタプログラマビリティに対する恒久的保護 (PPB) の選択	N->R/1	1	<p>説明 : ASPPPB ビットは、すべての PPB ビットが OTP である (PPB セクタ保護を恒久的にする) かどうかを選択します。</p> <p>注 : ASPPPB は PPB 消去トランザクション (ERPPB_0_0) を無効にします。</p> <p>選択オプション :</p> <p>0= PPB ビットは OTP です。 1= PPB ビットは必要に応じて消去およびプログラムできます。</p> <p>依存性 : 該当なし</p>

Table 58 高度セクタ保護レジスタ (続き)

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (2進)	説明
ASPO[2]	ASPPWD	パスワードベース保護の選択	N->R/1	1	<p>説明: ASPPWD ビットはパスワード保護モードを選択します。パスワード保護モードは、正しいパスワードが入力されるまで、すべての PPB ビットを保護するモードです。ASPPWD は、すべてのレジスタとすべてのメモリを消去 / プログラムから保護するため、および正しいパスワードが提供されるまでセクタを読み出しから保護するために、ASPRDP と組合せて使用できます。ただし TBPROT コンフィギュレーションビット (CFR1x[5]) に基づき、最上位または最下位のどちらかのセクタは読み出せます。</p> <p>注: ASPPWD が選択されている場合、ASPO[15:0]、CFR1N[7:2]、PWDO[63:0] は書き込み動作から保護されます。</p> <p>選択オプション: 0= パスワード保護モードは有効です。 1= パスワード保護モードは無効です。</p> <p>依存性: 該当なし</p>
ASPO[1]	ASPPER	持続的保護の選択 (レジスタ保護の選択)	N->R/1	1	<p>説明: ASPPER ビットは持続的保護モードを選択します。持続的保護モード (ASPPER) は、ASPO[15:0]、CFR1x[6, 5, 4, 2] および CFR3x[3] レジスタを消去またはプログラムから保護します。</p> <p>選択オプション: 0= 持続的保護モードは有効です。 1= 持続的保護モードは無効です。</p> <p>依存性: 該当なし</p>
ASPO[0]	ASPPRM	恒久的保護の選択	N->R/1	1	<p>説明: ASPPRM ビットは恒久的保護モードを選択します。恒久的保護モード (ASPPRM) は、恒久的に PPB ビットを消去またはプログラムから保護します。ASPPRM ビットは、すべての PPB ベースのセクタ保護が確定した後にプログラムする必要があります。</p> <p>注: 恒久的保護は PPBLOCK ビットとは独立しています。</p> <p>選択オプション: 0= 恒久的保護モードは有効です。 1= 恒久的保護モードは無効です。</p> <p>依存性: 該当なし</p>

### 5.13 ASP パスワード レジスタ (PWDO)

ASP パスワード レジスタ (PWDO) はパスワードを恒久的に定義するために使用されます。

Table 59 パスワード レジスタ

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (16進)	説明
PWDO[63:0]	PASWRD[63:0]	パスワード レジスタ	N->R/1	0xFFFFFFFF FFFFFF	<p>説明: PASWRD[63:0] は、パスワード保護動作モードで使用されるパスワードを恒久的に保持します。パスワード保護モードが有効の場合、このレジスタはパスワード読み出し要求のときに未定義のデータを出力します。</p> <p>選択オプション: パスワード</p> <p>依存性: 該当なし</p>

## 5.14 ASP PPB ロック レジスタ (PPLV)

ASP PPB ロック レジスタ (PPLV) の PPBLCK ビットは PPB ビットを保護するために使用されます。

**Table 60 ASP PPB ロック レジスタ**

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (2進)	説明
PPLV[7:1]	RESVRD	将来使用するために予約済み	V->R	0000000	このビットは将来使用するために予約済みです。このビットは常にデフォルトの状態に書き込まれるかロードされる必要があります。
PPLV[0]	PPBLCK	PPB 一時的保護の選択	V->R/W	1, ASPO[2:1]	<p>説明: PPBLCK ビットは、すべての PPB ビットを一時的保護するために使用されます。</p> <p>選択オプション: 1=PPB ビットは消去またはプログラムできます。 0=PPB ビットは、次の POR またはハードウェアリセットまで消去またはプログラムから保護されます。</p> <p>依存性: 該当なし</p>

## 5.15 ASP PPB アクセス レジスタ (PPAV)

ASP PPB アクセス レジスタ (PPAV) は各セクタの PPB 保護ビットの状態を提供するために使用されます。

**Table 61 ASP PPB アクセス レジスタ**

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (2進)	説明
PPAV[7:0]	PPBACS[7:0]	セクタベース PPB 保護ステータス	N->R/W	11111111	<p>説明: PPBACS[7:0] ビットは、個別セクタの PPB ビットの状態を提供するために使用されます。</p> <p>選択オプション: FF=PPB 読み出しトランザクション (RDPPB_4_0) によってアドレス指定されたセクタの PPB は「1」であり、セクタをプログラムまたは消去動作から保護しません。 00=PPB 読み出しトランザクション (RDPPB_4_0) によってアドレス指定されたセクタの PPB は「0」であり、セクタをプログラムまたは消去動作から保護します。</p> <p>依存性: 該当なし</p>

## 5.16 ASP ダイナミック ブロック アクセス レジスタ (DYAV)

ASP DYB アクセス レジスタ (DYAV) は各セクタの DYB 保護ビットの状態を提供するために使用されます。

**Table 62 ASP DYB アクセス レジスタ**

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (2進)	説明
DYAV[7:0]	DYBACS[7:0]	セクタベース DYB 保護ステータス	V->R/W	11111111	<p>説明: DYBACS[7:0] ビットは個別セクタの DYB ビットの状態を提供するために使用されます。</p> <p>選択オプション: FF=DYB 読み出しトランザクション (RDDYB_4_0) によってアドレス指定されたセクタの DYB は「1」であり、セクタをプログラムまたは消去動作から保護しません。 00=DYB 読み出しトランザクション (RDDYB_4_0) によってアドレス指定されたセクタの DYB は「0」であり、セクタをプログラムまたは消去動作から保護します。</p> <p>依存性: 該当なし</p>

レジスタ

### 5.17 データ学習レジスタ (DLPx)

データ学習パターンレジスタ (DLPx) は 8 ビットのデータ学習パターンを格納します。

**Table 63** データ学習レジスタ

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (16 進)	説明
DLPN[7:0] DLPV[7:0]	DTLRPT[7:0]	データ学習パターン選択	N->R/W V->R/W	0x00	<p>説明 : DTLRPT[7:0] ビットは読み出しレイテンシサイクル中の出力であるデータパターンを提供します。このパターンは SDR/DDR 読み出しトランザクション レイテンシサイクル中にホストに転送され、ホストが受信データビットでデータキャプチャポイントを正確に中央に位置付けるために役立つトレーニング パターンを提供します。</p> <p>選択オプション : パターン</p> <p>依存性 : 該当なし</p>

**Table 64** DLR 機能のまとめ

インターフェースタイプ	SDR	DDR
1-1-1	該当なし	該当なし
1-2-2		
1-1-4	有	
1-4-4		有
4-4-4		
オートブート	該当なし	該当なし
レジスタ アクセス		

**Table 65** データ学習パターンの動作

インターフェースデータタイプ	レイテンシタイプ 1	レイテンシタイプ 2
SDR	9 以上 ; 最後の 8 クロック サイクルでの DLP	9 未満 ; DLP は切り捨てられる
DDR	5 以上 ; 最後の 4 クロック サイクルでの DLP	5 未満 ; DLP は切り捨てられる

レジスタ

## 5.18 オートブートレジスタ (ATBN)

オートブートレジスタ (ATBN) は、パワーオンリセットまたはハードウェアリセットプロセスの一部として、ブートコードを自動的に読み出す方法を提供します。

**Table 66 オートブートレジスタ**

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (2進)	説明
ATBN[31:9]	STADR[22:0]	オートブートがデータ読み出しを始める開始アドレスの選択	N->R/W	000000000000 000000000000	説明 : STADR[22:0] ビットは、デバイスが読み出しデータを出力する開始アドレスを設定します。 選択オプション : アドレス ビット 依存性 : 該当なし
ATBN[8:1]	STDLY[7:0]	オートブート読み出し初期遅延の選択	N->R/W	00000000	説明 : STDLY[7:0] ビットは、ホストがデータを受け入れる前に必要な初期遅延(クロックサイクル)を指定します。 注 : STDLY[7:0]=0x00 は最大 50 MHz に対応します。 STDLY[7:0]>0x00 は最大 166 MHz に対応します。 選択オプション : アドレス ビット 依存性 : 該当なし
ATBN[0]	ATBTEN	オートブート機能の選択	N->R/W	0	説明 : ATBTEN ビットはオートブート機能を有効または無効にします。 選択オプション : 0= オートブート機能は無効です。 1= オートブート機能は有効です。 依存性 : 該当なし

## 5.19 セクタ消去カウントレジスタ (SECV)

セクタ消去カウントレジスタ (SECV) はアドレスセクタが消去された回数を格納します。

**Table 67 セクタ消去カウントレジスタ**

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (16進)	説明
SECV[23]	SECCPT	セクタ消去カウント破損ステータス フラグ	V->R	0x0	説明 : SECCPT ビットは、報告されたセクタ消去カウントが破損してリセットされたかを判定するために使用されます。 注 : SECCPT がカウント破損でセットされた場合、選択されたセクタに対する次の消去動作が正常に終了すると「0」にリセットされます。 選択オプション : 0= セクタ消去カウントは破損せず、有効です。 1= セクタ消去カウントは破損し、無効です。 依存性 : 該当なし
SECV[22:0]	SECVAL[22:0]	セクタ消去カウント値	V->R	0x000000	説明 : SECVAL[22:0] ビットはセクタが消去された回数を格納します。 選択オプション : 値 依存性 : 該当なし

## 5.20 インフィニオン Endurance Flex アーキテクチャ選択レジスタ (EFXx)

インフィニオン Endurance Flex アーキテクチャ選択レジスタ (EFXx) は、4 ポインタ アーキテクチャに基づいて長期データ保持または高耐久性領域を定義します。

**Table 68 インフィニオン Endurance Flex アーキテクチャ選択レジスタ (ポインタ 4)**

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (2進)	説明
EFX4O[10:2]	EPTAD4[8:0]	インフィニオン Endurance Flex アーキテクチャ ポインタ 4 アドレス選択	N->R/1	111111111	説明 : EPTAD4[8:0] ビットは、長期データ保持 / 高耐久性領域が定義される開始セクタの 9 ビット アドレスを定義します。 選択オプション : ポインタ アドレス 依存性 : 該当なし
EFX4O[1]	ERGNT4	インフィニオン Endurance Flex アーキテクチャ ポインタ 4 ベースの領域タイプ選択	N->R/1	1	説明 : ERGNT4 ビットは、領域が長期データ保持であるか高耐久性であるかを定義します。 選択オプション : 0= 長期データ保持セクタ 1= 高耐久性セクタ 依存性 : 該当なし
EFX4O[0]	EPTEB4	インフィニオン Endurance Flex アーキテクチャ ポインタ 4 イネーブル選択	N->R/1	1	説明 : EPTEB4 ビットはウェアレベリング ポインタが有効 / 無効を定義します。 選択オプション : 0= ポインタ アドレスは有効です。 1= ポインタ アドレスは無効です。 依存性 : 該当なし

**Table 69 インフィニオン Endurance Flex アーキテクチャ選択レジスタ (ポインタ 3)**

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (2進)	説明
EFX3O[10:2]	EPTAD3[8:0]	インフィニオン Endurance Flex アーキテクチャ ポインタ 3 アドレス選択	N->R/1	111111111	説明 : EPTAD3[8:0] ビットは、長期データ保持 / 高耐久性領域が定義される開始セクタの 9 ビット アドレスを定義します。 選択オプション : ポインタ アドレス 依存性 : 該当なし
EFX3O[1]	ERGNT3	インフィニオン Endurance Flex アーキテクチャ ポインタ 3 ベースの領域タイプ選択	N->R/1	1	説明 : ERGNT3 ビットは、領域が長期データ保持であるか高耐久性であるかを定義します。 選択オプション : 0= 長期データ保持セクタ 1= 高耐久性セクタ 依存性 : 該当なし
EFX3O[0]	EPTEB3	インフィニオン Endurance Flex アーキテクチャ ポインタ 3 イネーブル選択	N->R/1	1	説明 : EPTEB3 ビットは、ウェアレベリング ポインタが有効 / 無効を定義します。 選択オプション : 0= ポインタ アドレスは有効です。 1= ポインタ アドレスは無効です。 依存性 : 該当なし

## レジスタ

**Table 70 インフィニオン Endurance Flex アーキテクチャ選択レジスタ (ポインタ 2)**

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (2進)	説明
EFX2O[10:2]	EPTAD2[8:0]	インフィニオン Endurance Flex アーキテクチャ ポインタ 2 アドレス選択	N->R/1	1111111111	説明 : EPTAD2[8:0] ビットは、長期データ保持 / 高耐久性領域が定義される開始セクタの 9 ビットアドレスを定義します。 選択オプション : ポインタ アドレス 依存性 : 該当なし
EFX2O[1]	ERGNT2	インフィニオン Endurance Flex アーキテクチャ ポインタ 2 ベースの領域タイプ選択	N->R/1	1	説明 : ERGNT2 ビットは、領域が長期データ保持であるか高耐久性であるかを定義します。 選択オプション : 0= 長期データ保持セクタ 1= 高耐久性セクタ 依存性 : 該当なし
EFX2O[0]	EPTEB2	インフィニオン Endurance Flex アーキテクチャ ポインタ 2 イネーブル選択	N->R/1	1	説明 : EPTEB2 ビットは、ウェアレベリング ポインタが有効であるか無効であるかを定義します。 選択オプション : 0= ポインタ アドレスは有効です。 1= ポインタ アドレスは無効です。 依存性 : 該当なし

**Table 71 インフィニオン Endurance Flex アーキテクチャ選択レジスタ (ポインタ 1)**

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (2進)	説明
EFX1O[10:2]	EPTAD1[8:0]	インフィニオン Endurance Flex アーキテクチャ ポインタ 1 アドレス選択	N->R/1	1111111111	説明 : EPTAD1[8:0] ビットは、長期データ保持 / 高耐久性領域が定義される開始セクタの 9 ビットアドレスを定義します。 選択オプション : ポインタ アドレス 依存性 : 該当なし
EFX1O[1]	ERGNT1	インフィニオン Endurance Flex アーキテクチャ ポインタ 1 ベースの領域タイプ選択	N->R/1	1	説明 : ERGNT1 ビットは、領域が長期データ保持であるか高耐久性であるかを定義します。 選択オプション : 0= 長期データ保持セクタ 1= 高耐久性セクタ 依存性 : 該当なし
EFX1O[0]	EPTEB1	インフィニオン Endurance Flex アーキテクチャ ポインタ 1 イネーブル選択	N->R/1	1	説明 : EPTEB1 ビットは、ウェアレベリング ポインタが有効 / 無効を定義します。 選択オプション : 0= ポインタ アドレスは有効です。 1= ポインタ アドレスは無効です。 依存性 : 該当なし

**Table 72 インフィニオン Endurance Flex アーキテクチャ選択レジスタ ( ポインタ 0 )**

ビット番号	名称	機能	読み出し / 書き込み (R/W) N= 不揮発性 V= 挥発性	工場出荷時設定 (2進)	説明
EFX00[1]	GBLSEL	全セクタベースの領域タイプ選択	N->R/1	1	<p>説明 : GBLSEL ビットは、すべてのセクタが長期データ保持領域であるか高耐久性領域であるかを定義します。  注 : 他のすべてのポインタレジスタが無効の場合、このビットはメモリ空間全体の動作を定義し、セクタ 0 から始まるよう固定されます。</p> <p>選択オプション:  0= 長期データ保持セクタ  1= 高耐久性セクタ</p> <p>依存性 : 該当なし</p>
EFX00[0]	WRLVEN	ウェアレベリングイネーブル選択	N->R/1	1	<p>説明 : WRLVEN ビットはウェアレベリング機能を有効 / 無効にします。</p> <p>選択オプション:  0= ウェアレベリングは無効です。  1= ウェアレベリングは有効です。</p> <p>依存性 : 該当なし</p>

## トランザクションテーブル

## 6 トランザクションテーブル

## 6.1 1-1-1 トランザクションテーブル

Table 73 1-1-1 トランザクションテーブル

機能	トランザクション名	説明	前提条件トランザクション	バイト1(16進)	バイト2(16進)	バイト3(16進)	バイト4(16進)	バイト5(16進)	バイト6(16進)	バイト7(16進)	バイト8(16進)	バイト9(16進)	トランザクションフォーマット	最大周波数(MHz)	アドレス長
デバイス ID 読み出し	RDIDN_0_0	メーカーとデバイス ID 読み出しトランザクションは、メーカーとデバイス ID への読み出しアクセスを提供します。	-	9F(CMD)	-	-	-	-	-	-	-	-	Figure 12	166	該当なし
	RSFDP_3_0	JEDEC シリアルフラッシュ検出可能なパラメーター読み出しトランザクションは、シリアルフラッシュ検出パラメーター(SFDP)に順次アクセスします。	-	5A(CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	-	Figure 13	50	3
	RDUID_0_0	固有 ID 読み出しはデバイスごとに固有である工場出荷時の 64 ビット番号にアクセスします。	-	4C(CMD)	-	-	-	-	-	-	-	-	Figure 12	166	該当なし
レジスタアクセス	RDSR1_0_0	ステータスレジスタ 1 読み出しトランザクションはステータスレジスタ 1 の内容を DQ1/SO から読み出します。	-	05(CMD)	-	-	-	-	-	-	-	-	Figure 12	166	該当なし
	RDSR2_0_0	ステータスレジスタ 2 読み出しトランザクションはステータスレジスタ 2 の内容を DQ1/SO から読み出します。	-	07(CMD)	-	-	-	-	-	-	-	-	Figure 13	3	該当なし
	RDCR1_0_0	コンフィギュレーションレジスタ 1 読み出しトランザクションはコンフィギュレーションレジスタ 1 の内容を DQ1/SO から読み出します。	-	35(CMD)	-	-	-	-	-	-	-	-	Figure 13	4	該当なし
	RDARG_C_0	任意レジスタ読み出しトランザクションは、すべてのアドレス指定された不揮発性と揮発性のデバイスレジスタを読み出す方法を提供します。	-	65(CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	-	Figure 7	166	該当なし
	WRENB_0_0	書き込みイネーブルはステータスレジスタ 1 の書き込みイネーブルラッチビットを「1」にセットし、書き込み、プログラムおよび消去のトランザクションを有効にします。	-		06(CMD)	-	-	-	-	-	-	-	Figure 7	166	該当なし
	WRENV_0_0	揮発性レジスタ書き込みイネーブルは揮発性レジスタの書き込みを有効にします。	-	50(CMD)	-	-	-	-	-	-	-	-	Figure 7	166	該当なし
	WRDIS_0_0	書き込みディセーブルはステータスレジスタ 1 の書き込みイネーブルラッチビットを「0」にセットし、書き込み、プログラムおよび消去のトランザクションを無効にします。	-	04(CMD)	-	-	-	-	-	-	-	-	Figure 7	166	該当なし

Table 73 1-1-1 トランザクションテーブル ( 続き )

機能	トランザクション名	説明	前提条件トランザクション	バイト1(16進)	バイト2(16進)	バイト3(16進)	バイト4(16進)	バイト5(16進)	バイト6(16進)	バイト7(16進)	バイト8(16進)	バイト9(16進)	トランザクションマスク	最大周波数(MHz)	アドレス長
レジスタアクセス	WRREG_0_1	レジスタ書き込みトランザクションはステータスレジスター1およびコンフィギュレーションレジスター1~4を書き込む方法を提供します。	WRENB_0_0	01(CMD)	STR1入力データ[7:0]	CFR1入力データ[7:0]	CFR2入力データ[7:0]	CFR3入力データ[7:0]	CFR4入力データ[7:0]	-	-	-	Figure 11	該当なし	3
	WRRSB_0_1	セーフブート書き込みレジスタトランザクションはコンフィギュレーション破損からデバイスを回復させます。	WRENB_0_0	01(CMD)	STR1入力データ[7:0]	CFR1入力データ[7:0]	CFR2入力データ[7:0]	CFR3入力データ[7:0]	CFR4入力データ[7:0]	0x00入力	-	-	Figure 11		
	WRARG_C_1	任意レジスタ書き込みトランザクションは、すべてのアドレス指定された不揮発性と揮発性のデバイスレジスタに書き込む方法を提供します。	WRENB_0_0	71(CMD)	ADDR[23:16] ADDR[31:24]	ADDR[15:8] ADDR[23:16]	ADDR[7:0] ADDR[15:8]	入力データ[7:0] ADDR[7:0]	-	-	-	-	Figure 10		4
	CLPEF_0_0	プログラムおよび消去失敗フラグクリアトランザクションはSTR1V[5](消去失敗フラグ)およびSTR1V[6](プログラム失敗フラグ)をリセットします。  注: このコマンドは無効になり、命令値はその代わりにプログラム/消去再開コマンドのために使用されることがあります。85ページのコンフィギュレーションレジスター3(CFR3x)を参照してください。	-	30(CMD) 82(CMD)	- -	- -	- -	- -	- -	- -	- -	- -	Figure 7	該当なし	166
	EN4BA_0_0	4バイトアドレスモード開始トランザクションはアドレス長ビットCFR2V[7]を「1」にセットします。	-	B7(CMD)	-	-	-	-	-	-	-	-	Figure 11		
	EX4BA_0_0	4バイトアドレスモード終了トランザクションはアドレス長ビットCFR2V[7]を「0」にセットします。	-	B8(CMD)	-	-	-	-	-	-	-	-	Figure 11		
	RDDLP_0_0	データ学習パターンレジスタ読み出しトランザクションはDLPパターンを読み出します。	-	41(CMD)	-	-	-	-	-	-	-	-	Figure 12		
	PRDLP_0_1	データ学習パターンプログラムトランザクションは不揮発性レジスタにDLPパターンをプログラムします。	WRENB_0_0	43(CMD)	DLP入力データ[7:0]	-	-	-	-	-	-	-	Figure 11		
	WRDLP_0_1	データ学習パターン書き込みトランザクションは揮発性レジスタにDLPパターンを書き込みます。	WRENB_0_0	4A(CMD)	DLP入力データ[7:0]	-	-	-	-	-	-	-	Figure 11		
	WRAUB_0_1	オートブートレジスタ書き込みトランザクションはレジスタにオートブートパターンを書き込みます。	WRENB_0_0	15(CMD)	入力データ1[7:0]	入力データ2[7:0]	(続く)	-	-	-	-	-	Figure 11		

## トランザクションテーブル

Table 73 1-1-1 トランザクションテーブル ( 続き )

機能	トランザクション名	説明	前提条件トランザクション	バイト1(16進)	バイト2(16進)	バイト3(16進)	バイト4(16進)	バイト5(16進)	バイト6(16進)	バイト7(16進)	バイト8(16進)	バイト9(16進)	トランザクションマップ	最大周波数(MHz)	アドレス長	
ECC	RDECC_C_0	ECC ステータス読み出しへはアドレス指定されたデータユニットの ECC ステータスを判断するために使用されます。	-	19(CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	-	Figure 13	166	3	
			-		ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-			4	
	RDECC_4_0		-	18(CMD)	ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-			該当なし	
ECC	CLECC_0_0	ECC ステータスレジスタクリアトランザクションは ECC ステータスレジスタビット [4] (2 ビット ECC 検出)、ECC ステータスレジスタビット [3] (1 ビット ECC 訂正)、アドレストップレジスタおよび ECC 検出カウンターをリセットします。	-	1B(CMD)	-	-	-	-	-	-	-	-	Figure 7	該当なし	該当なし	
CRC	DICCHK_4_1	データ整合性チェックトランザクションは、デバイスがユーザー定義アドレス範囲でデータ整合性チェックを実行します。	-	5B(CMD)	開始 ADDR[31:24]	開始 ADDR[23:16]	開始 ADDR[15:8]	開始 ADDR[7:0]	終了 ADDR[31:24]	終了 ADDR[23:16]	終了 ADDR[15:8]	終了 ADDR[7:0]	Figure 9	166	4	該当なし
フラッシュアレイ読み出し	RDAY1_C_0	SDR 読み出しひトランザクションは指定された開始アドレスからメモリ内容を読み出します。	-	03(CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	-	Figure 14	50	3	該当なし
			-		ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-			4	該当なし
	RDAY1_4_0		-	13(CMD)	ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	Figure 13	166	3	該当なし
	RDAY2_C_0		-	0B(CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	-			4	該当なし
フラッシュアレイプログラム	RDAY2_4_0		-		ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	モード [7:0]	-	-	-	Figure 10	166	3	該当なし
			-	0C(CMD)	ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	モード [7:0]	-	-	-			4	該当なし
	PRPGE_C_1	ページプログラムは1つのトランザクションで 256B または 512B のデータをメモリアレイにプログラムします。	WRENB_0_0	02(CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	入力データ1[7:0]	入力データ2[7:0]	(続く)	-	-	Figure 10	166	3	該当なし
					ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	入力データ1[7:0]	入力データ2[7:0]	(続く)	-			4	該当なし
	PRPGE_4_1		WRENB_0_0	12(CMD)	ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	入力データ1[7:0]	入力データ2[7:0]	(続く)	-			該当なし	

## トランザクションテーブル

Table 73 1-1-1 トランザクションテーブル ( 続き )

機能	トランザクション名	説明	前提条件トランザクション	バイト1 (16進)	バイト2 (16進)	バイト3 (16進)	バイト4 (16進)	バイト5 (16進)	バイト6 (16進)	バイト7 (16進)	バイト8 (16進)	バイト9 (16進)	トランザクションマスク	最大周波数 (MHz)	アドレス長
フラッシュアレイ消去	ER004_C_0	<b>4KB</b> セクタ消去トランザクションは 4KB セクタのすべてのビットを「1」にセットします (すべてのバイトは FFh)。	WRENB_0_0	20 (CMD)	ADDR[23: 16]	ADDR[15: 8]	ADDR[7:0]	-	-	-	-	-	Figure 8	3	3
	ER004_4_0				ADDR[31: 24]	ADDR[23: 16]	ADDR[15:8] ]	ADDR[7:0] ]	-	-	-	-			4
フラッシュアレイ消去	ER256_C_0	<b>256KB</b> セクタ消去トランザクションは 256KB セクタのすべてのビットを「1」にセットします (すべてのバイトは FFh)。	WRENB_0_0	D8 (CMD)	ADDR[23: 16]	ADDR[15: 8]	ADDR[7:0]	-	-	-	-	-	Figure 8	3	3
	ER256_4_0				ADDR[31: 24]	ADDR[23: 16]	ADDR[15:8] ]	ADDR[7:0] ]	-	-	-	-			4
フラッシュアレイ消去	ERCHP_0_0	チップ消去トランザクションは、フラッシュメモリアレイ全体のすべてのビットを「1」にセットします (すべてのバイトは FFh)。	WRENB_0_0	60 または C7 (CMD)	-	-	-	-	-	-	-	-	Figure 7	該当なし	該当なし
	EVERS_C_0	消去ステータス判定トランザクションはアドレス指定されたセクタの前回の消去動作が正常に完了したかを確認します。			-	D0 (CMD)	ADDR[23: 16]	ADDR[15: 8]	ADDR[7:0]	-	-	-	-	Figure 8	3
	SEERC_C_0	セクタ消去カウントトランザクションは、セクタ消去カウントレジスタから入力アドレスのセクタに対する消去回数を出力します。			-	5D (CMD)	ADDR[23: 16]	ADDR[15: 8]	ADDR[7:0]	-	-	-	-		
					-		ADDR[31: 24]	ADDR[23: 16]	ADDR[15:8] ]	ADDR[7:0] ]	-	-	-		
一時停止 / 再開	SPEPD_0_0	消去 / プログラム / データ整合性チェック一時停止トランザクションは、システムにプログラム、消去、またはデータ整合性チェックの動作を中断させます。	-	75 (CMD)	-	-	-	-	-	-	-	-	Figure 7	166	該当なし
	SPEPA_0_0	消去 / プログラム一時停止の代替トランザクションはシステムにプログラムまたは消去を中断させます。	-	85 (CMD)	-	-	-	-	-	-	-	-			
			-	B0 (CMD)	-	-	-	-	-	-	-	-			
	RSEPD_0_0	消去 / プログラム / データ整合性チェック再開トランザクションは、システムにプログラム、消去、またはデータ整合性チェックの動作を再開させます。	-	7A (CMD)	-	-	-	-	-	-	-	-			
	RSEPA_0_0	消去 / プログラム再開の代替トランザクションはシステムにプログラム、消去、またはデータ整合性チェックの動作を再開させます。	-	8A (CMD)	-	-	-	-	-	-	-	-			
			-	30 (CMD)	-	-	-	-	-	-	-	-			

## トランザクションテーブル

Table 73 1-1-1 トランザクションテーブル ( 続き )

機能	トランザクション名	説明	前提条件トランザクション	バイト1(16進)	バイト2(16進)	バイト3(16進)	バイト4(16進)	バイト5(16進)	バイト6(16進)	バイト7(16進)	バイト8(16進)	バイト9(16進)	トランザクションフォーマット	最大周波数(MHz)	アドレス長		
セキュアシリコン領域アレイ	PRSSR_C_1	セキュアシリコン領域プログラムトランザクションはデータをセキュアシリコン領域の 1024 バイトにプログラムします。	WRENB_0_0	42(CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	入力データ1[7:0]	入力データ2[7:0]	(続く)	-	-	Figure 10	3	3		
	RDSSR_C_0	セキュアシリコン領域読み出しトランザクションは SSR からデータを読み出します。			ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	入力データ1[7:0]	入力データ2[7:0]	(続く)	-	-			4		
高度セクタ保護	PRASP_0_1	ASP レジスタ書き込み	WRENB_0_0	2F(CMD)	ASP 下位バイト[7:0]	ASP 上位バイト[7:0]	-	-	-	-	-	-	Figure 11	該当なし	3		
	RDDYB_C_0	ダイナミック保護ビット読み出しトランザクションは DVB アクセスレジスタの内容を読み出します。			ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	-		Figure 13			
	RDDYB_4_0				ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-		4			
	WRDYB_C_1	ダイナミック保護ビット書き込みトランザクションは DYB アクセスレジスタに書き込みます。		WRENB_0_0	FB(CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	入力データ[7:0]	-	-	-	Figure 10	166	3		
	WRDYB_4_1					ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	入力データ[7:0]	-	-			4		
高度セクタ保護	RDPPB_C_0	持続的保護ビット読み出しトランザクションは PPB アクセスレジスタの内容を読み出します。	WRENB_0_0	FC(CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	-	Figure 13	3	3		
	RDPPB_4_0				ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-			4		
	PRPPB_C_0				E2(CMD)	ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	入力データ[7:0]	-	-		Figure 8	4		
	PRPPB_4_0	持続的保護ビットプログラムトランザクションはセクタ保護を有効にするために PPB レジスタにプログラムします / 書き込みます。	WRENB_0_0	FD(CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	-			3		
	ERPPB_0_0	持続的保護ビット消去トランザクションは、すべての持続的保護ビットを「1」にセットします。			ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	Figure 7	該当なし	3		
	WRPLB_0_0	PPB 保護ロックビット書き込みトランザクションは PPB ロックを「0」にクリアします。	WRENB_0_0	E4(CMD)	-	-	-	-	-	-	-	-			4		
	RDPLB_0_0	プログラム持続的保護ロックビット読み出しトランザクションは 8 ビットの PPB ロックレジスタの内容を Msb からシフトアウトします。			-	A6(CMD)	-	-	-	-	-	-			該当なし		

Table 73 1-1-1 トランザクションテーブル ( 続き )

機能	トランザクション名	説明	前提条件トランザクション	バイト1(16進)	バイト2(16進)	バイト3(16進)	バイト4(16進)	バイト5(16進)	バイト6(16進)	バイト7(16進)	バイト8(16進)	バイト9(16進)	トランザクションマスク	最大周波数(MHz)	アドレス長
高度セクタ保護	PGPWD_0_1	パスワードプログラムトランザクションはフラッシュデバイスに64ビットパスワードをプログラムします。	WRENB_0_0	E8(CMD)	パスワード[7:0]	パスワード[15:8]	パスワード[23:16]	パスワード[31:24]	パスワード[39:32]	パスワード[47:40]	パスワード[55:48]	パスワード[63:56]	Figure 11	166	該当なし
	PWDUL_0_1	パスワードロック解除トランザクションはフラッシュデバイスに64ビットパスワードを送ります。与えられたパスワードがパスワードレジスタでの隠しパスワードと一致しない場合、デバイスはロックされ、ハードウェアリセットまたはPORでのみデバイスはスタンバイ状態に戻り、PWDUL_0_1の再実行などの新しいトランザクションのために準備します。パスワードが一致の場合、PPBロックビットは「1」にセットされます。	-	E9(CMD)	パスワード[7:0]	パスワード[15:8]	パスワード[23:16]	パスワード[31:24]	パスワード[39:32]	パスワード[47:40]	パスワード[55:48]	パスワード[63:56]			
リセット	SRSTE_0_0	ソフトウェアリセットイネーブルコマンドはSFRST_0_0トランザクションの直前に必要です。	-	66(CMD)	-	-	-	-	-	-	-	-	Figure 7	該当なし	
	SFRST_0_0	ソフトウェアリセットトランザクションは不揮発性デフォルト値から揮発性レジスタへの再ロードにより、デバイスを初期電源投入状態に戻させます。	SRSTE_0_0	99(CMD)	-	-	-	-	-	-	-	-			
	SFRSL_0_0	レガシーソフトウェアリセットトランザクションは不揮発性デフォルト値から揮発性レジスタへの再ロードにより、デバイスを初期電源投入状態に戻させます。	-	F0(CMD)	-	-	-	-	-	-	-	-			
ディープパワーダウン	ENDDP_0_0	ディープパワーダウンモード開始トランザクションはデバイスに最低消費電力モードに移行させます。	-	B9(CMD)	-	-	-	-	-	-	-	-	-	-	-

## 6.2 1-2-2 トランザクションテーブル

Table 74 1-2-2 トランザクションテーブル

機能	トランザクション名	説明	前提条件 トランザクション	バイト 1 (16 進)	バイト 2 (16 進)	バイト 3 (16 進)	バイト 4 (16 進)	バイト 5 (16 進)	バイト 6 (16 進)	バイト 7 (16 進)	バイト 8 (16 進)	バイト 9 (16 進)	トランザクション フォーマット	最大周波数 (MHz)	アドレス長
フラッシュア レイ読み出し	RDAY3_C_0	<b>SDR</b> デュアル I/O 読み出しトランザクションは指定された開始アドレスからメモリ内容を読み出します。	-	BB (CMD)	ADDR[2 3:16]	ADDR[1 5:8]	ADDR[7 :0]	モード [7:0]	-	-	-	-	Figure 16	166	3
	RDAY3_4_0		-		ADDR[3 1:24]	ADDR[2 3:16]	ADDR[1 5:8]	ADDR[7 :0]	モード [7:0]	-	-	-			4
	RDAY6_C_0	<b>SDR</b> デュアル I/O 連続読み出しトランザクションは指定された開始アドレスからメモリ内容を読み出します。	RDAY3_C_0	BC (CMD)	ADDR[3 1:24]	ADDR[2 3:16]	ADDR[1 5:8]	ADDR[7 :0]	モード [7:0]	-	-	-	Figure 17	166	3
	RDAY6_4_0		RDAY3_4_0		ADDR[2 3:16]	ADDR[1 5:8]	ADDR[7 :0]	モード [7:0]	-	-	-	-			4

## 6.3 1-1-4 トランザクションテーブル

Table 75 1-1-4 トランザクションテーブル

機能	トランザクション名	説明	前提条件 トランザクション	バイト 1 (16 進)	バイト 2 (16 進)	バイト 3 (16 進)	バイト 4 (16 進)	バイト 5 (16 進)	バイト 6 (16 進)	バイト 7 (16 進)	バイト 8 (16 進)	バイト 9 (16 進)	トランザクション フォーマット	最大周波数 (MHz)	アドレス 長
フラッシュア レイ読み出し	RDAY4_C_0	<b>SDR</b> クアッド出力読み出しトランザクションは指定された開始アドレスからメモリ内容を読み出します。	-	6B (CMD)	ADDR[2 3:16]	ADDR[1 5:8]	ADDR[7 :0]	-	-	-	-	-	Figure 18	166	3
			-		ADDR[3 1:24]	ADDR[2 3:16]	ADDR[1 5:8]	ADDR[7 :0]	-	-	-	-			4
	RDAY4_4_0		-	6C (CMD)	ADDR[3 1:24]	ADDR[2 3:16]	ADDR[1 5:8]	ADDR[7 :0]	-	-	-	-			

## 6.4 1-4-4 トランザクションテーブル

Table 76 1-4-4 トランザクションテーブル

機能	トランザクション名	説明	前提条件トランザクション	バイト <sub>1</sub> (16進)	バイト <sub>2</sub> (16進)	バイト <sub>3</sub> (16進)	バイト <sub>4</sub> (16進)	バイト <sub>5</sub> (16進)	バイト <sub>6</sub> (16進)	バイト <sub>7</sub> (16進)	バイト <sub>8</sub> (16進)	バイト <sub>9</sub> (16進)	トランザクションフォーマット	最大値周波数 (MHz)	アドレス長	
メーカーおよびデバイス ID 読み出し	RDQID_0_0	メーカーおよびデバイス ID クアッド読み出しひトランザクションはメーカーおよびデバイス ID を読み出します。	-	AF (CMD)	-	-	-	-	-	-	-	-	Figure 23	166	該当なし	
フラッシュアレイ読み出し	RDAY5_C_0	SDR クアッド I/O 読み出しひトランザクションは指定された開始アドレスからメモリ内容を読み出します。	-	EB (CMD)	ADDR[2:3:16]	ADDR[1:5:8]	ADDR[7:0]	モード [7:0]	-	-	-	-	Figure 19	3	3	
			-		ADDR[3:1:24]	ADDR[2:3:16]	ADDR[1:5:8]	ADDR[7:0]	モード [7:0]	-	-	-			4	
	RDAY5_4_0		-	EC (CMD)	ADDR[3:1:24]	ADDR[2:3:16]	ADDR[1:5:8]	ADDR[7:0]	モード [7:0]	-	-	-			3	
	RDAY6_C_0		RDAY5_C_0	ADDR[2:3:16]	ADDR[1:5:8]	ADDR[7:0]	モード [7:0]	-	-	-	-	-	Figure 20	4	3	
					ADDR[3:1:24]	ADDR[2:3:16]	ADDR[1:5:8]	ADDR[7:0]	モード [7:0]	-	-	-			4	
	RDAY6_4_0		RDAY5_4_0	ADDR[3:1:24]	ADDR[2:3:16]	ADDR[1:5:8]	ADDR[7:0]	モード [7:0]	-	-	-	-			3	
	RDAY7_C_0		RDAY7_C_0	ED (CMD)	ADDR[2:3:16]	ADDR[1:5:8]	ADDR[7:0]	モード [7:0]	-	-	-	-	Figure 21	102	3	
					ADDR[3:1:24]	ADDR[2:3:16]	ADDR[1:5:8]	ADDR[7:0]	モード [7:0]	-	-	-			4	
	RDAY7_4_0		-	EE (CMD)	ADDR[3:1:24]	ADDR[2:3:16]	ADDR[1:5:8]	ADDR[7:0]	モード [7:0]	-	-	-			3	
	RDAY8_C_0		RDAY7_C_0	ADDR[2:3:16]	ADDR[1:5:8]	ADDR[7:0]	モード [7:0]	-	-	-	-	-	Figure 22	4	3	
					ADDR[3:1:24]	ADDR[2:3:16]	ADDR[1:5:8]	ADDR[7:0]	モード [7:0]	-	-	-			4	
	RDAY8_4_0		RDAY7_4_0	ADDR[3:1:24]	ADDR[2:3:16]	ADDR[1:5:8]	ADDR[7:0]	モード [7:0]	-	-	-	-			3	

## 6.5 4-4-4 トランザクションテーブル

Table 77 4-4-4 トランザクションテーブル

機能	トランザクション名	説明	前提条件トランザクション	バイト1(16進)	バイト2(16進)	バイト3(16進)	バイト4(16進)	バイト5(16進)	バイト6(16進)	バイト7(16進)	バイト8(16進)	バイト9(16進)	トランザクションフォーマット	最大値周波数(MHz)	アドレス長
デバイス ID 読み出し	RDIDN_0_0	メーカーとデバイス ID 読み出しひトランザクションは、メーカーとデバイス ID への読み出しあクセスを提供します。	-	9F(CMD)	-	-	-	-	-	-	-	-	Figure 27	166	該当なし
	RSFDP_3_0	JEDECシリアルフラッシュ検出可能パラメーター読み出しひトランザクションは、シリアルフラッシュ検出パラメーター(SFDP)に順次アクセスします。	-	5A(CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	-	Figure 31	50	3
	RDQID_0_0	メーカーおよびデバイス ID クアッド読み出しひトランザクションはメーカーおよびデバイス ID を読み出します。	-	AF(CMD)	-	-	-	-	-	-	-	-	Figure 27	166	該当なし
	RDUID_0_0	固有 ID 読み出しひはデバイスごとに固有である工場出荷時の 64 ビット番号にアクセスします。	-	4C(CMD)	-	-	-	-	-	-	-	-	Figure 27	166	該当なし
レジスタ アクセス	RDSR1_0_0	ステータスレジスタ1読み出しひトランザクションはステータスレジスタ1の内容をDQ1/SOから読み出します。	-	05(CMD)	-	-	-	-	-	-	-	-	Figure 27	166	該当なし
	RDSR2_0_0	ステータスレジスタ2読み出しひトランザクションはステータスレジスタ2の内容をDQ1/SOから読み出します。	-	07(CMD)	-	-	-	-	-	-	-	-	Figure 31	3	3
	RDCR1_0_0	コンフィギュレーションレジスタ1読み出しひトランザクションはコンフィギュレーションレジスタ1の内容をDQ1/SOから読み出します。	-	35(CMD)	-	-	-	-	-	-	-	-	Figure 31	4	4
	RDARG_C_0	任意レジスタ読み出しひトランザクションは、すべてのアドレス指定された不揮発性と揮発性のデバイスレジスタを読み出す方法を提供します。	-	65(CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	-	Figure 24	166	該当なし
	WRENB_0_0	書き込みイネーブルはステータスレジスタ1の書き込みイネーブルラッチビットを「1」にセットし、書き込み、プログラムおよび消去のトランザクションを有効にします。	-		06(CMD)	-	-	-	-	-	-	-	Figure 24	166	該当なし
	WRENV_0_0	揮発性レジスタ書き込みイネーブルは書き込みレジスタの書き込みを有効にします。	-	50(CMD)	-	-	-	-	-	-	-	-	Figure 29	3	3
	WRDIS_0_0	書き込みディセーブルはステータスレジスタ1の書き込みイネーブルラッチビットを「0」にセットし、書き込み、プログラムおよび消去のトランザクションを無効にします。	-	04(CMD)	-	-	-	-	-	-	-	-	Figure 29	4	4
	WRREG_0_1	レジスタ書き込みトランザクションはステータスレジスタ1およびコンフィギュレーションレジスタ1~4を書き込む方法を提供します。	WRENB_0_0	01(CMD)	STR1入力データ[7:0]	CFR1入力データ[7:0]	CFR2入力データ[7:0]	CFR3入力データ[7:0]	CFR4入力データ[7:0]	-	-	-	Figure 29	3	3
	WRARG_C_1	任意レジスタ書き込みトランザクションは、すべてのアドレス指定された不揮発性と揮発性のデバイスレジスタに書き込む方法を提供します。	WRENB_0_0	71(CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	入力データ[7:0]	-	-	-	-	Figure 30	4	4

Table 77 4-4-4 トランザクションテーブル ( 続き )

機能	トランザクション名	説明	前提条件トランザクション	バイト1(16進)	バイト2(16進)	バイト3(16進)	バイト4(16進)	バイト5(16進)	バイト6(16進)	バイト7(16進)	バイト8(16進)	バイト9(16進)	トランザクションフォーマット	最大値周波数(MHz)	アドレス長	
レジスタアクセス	CLPEF_0_0	プログラムおよび消去失敗フラグクリアトランザクションは STR1V[5](消去失敗フラグ)および STR1V[6](プログラム失敗フラグ)をリセットします。 注: このコマンドは無効になり、命令値はその代わりにプログラム/消去再開コマンドのために使用されることがあります。85 ページの <a href="#">コンフィギュレーションレジスタ 3(CFR3x)</a> を参照してください。	-	30(CMD)	-	-	-	-	-	-	-	-	Figure 24	166	該当なし	
	EN4BA_0_0	4 バイトアドレスモード開始トランザクションはアドレス長ビット CFR2V[7]を「1」にセットします。	-	B7(CMD)	-	-	-	-	-	-	-	-			該当なし	
	EX4BA_0_0	4 バイトアドレスモード終了トランザクションはアドレス長ビット CFR2V[7]を「0」にセットします。	-	B8(CMD)	-	-	-	-	-	-	-	-	Figure 27		該当なし	
	RDDLP_0_0	データ学習パターンレジスタ読み出しトランザクションは DLP パターンを読み出します。	-	41(CMD)	-	-	-	-	-	-	-	-			該当なし	
	PRDLP_0_1	データ学習パターンプログラムトランザクションは不揮発性レジスタに DLP パターンをプログラムします。	WRENB_0_0	43(CMD)	DLP 入力データ[7:0]	-	-	-	-	-	-	-	Figure 29		該当なし	
	WRDLP_0_1	データ学習パターン書き込みトランザクションは揮発性レジスタに DLP パターンを書き込みます。	WRENB_0_0	4A(CMD)	DLP 入力データ[7:0]	-	-	-	-	-	-	-			該当なし	
	WRAUB_0_1	オートブートレジスタ書き込みトランザクションはレジスタにオートブートパターンを書き込みます。	WRENB_0_0	15(CMD)	入力データ1[7:0]	入力データ2[7:0]	(続く)	-	-	-	-	-			該当なし	
ECC	RDECC_C_0	ECC ステータス読み出しはアドレス指定されたデータユニットの ECC ステータスを判断するために使用されます。	-	19(CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	-	Figure 31	3	該当なし	
	RDECC_4_0		-		ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-		4	該当なし	
	CLECC_0_0	ECC ステータスレジスタクリアトランザクションは ECC ステータスレジスタビット[4](2 ビット ECC 検出)、ECC ステータスレジスタビット[3](1 ビット ECC 訂正)、アドレストラップレジスタおよび ECC 検出カウンターをリセットします。	-	18(CMD)	ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	Figure 24	4	該当なし	
CRC	DICHK_4_1	データ整合性チェックトランザクションは、テハイスがユーザー定義アドレス範囲でデータ整合性チェックを実行します。	-	5B(CMD)	開始 ADDR[31:24]	開始 ADDR[23:16]	開始 ADDR[15:8]	開始 ADDR[7:0]	終了 ADDR[31:24]	終了 ADDR[23:16]	終了 ADDR[15:8]	終了 ADDR[7:0]	Figure 28	4	該当なし	

## トランザクションテーブル

Table 77 4-4-4 トランザクションテーブル ( 続き )

機能	トランザクション名	説明	前提条件トランザクション	バイト1(16進)	バイト2(16進)	バイト3(16進)	バイト4(16進)	バイト5(16進)	バイト6(16進)	バイト7(16進)	バイト8(16進)	バイト9(16進)	トランザクションマップ	最大値周波数(MHz)	アドレス長
フラッシュアレイ読み出し	RDAY5_C_0	QPI SDR 読み出しトランザクションは指定された開始アドレスからメモリ内容を読み出します。	-	EB (CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	モード[7:0]	-	-	-	-	Figure 32	166	3
	RDAY2_4_0		-		ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	モード[7:0]	-	-	-			4
	RDAY5_4_0		-	OC (CMD)	ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	モード[7:0]	-	-	-			3
	RDAY6_C_0		QPI SDR 連続読み出しトランザクションは指定された開始アドレスからメモリ内容を読み出します。	RDAY5_C_0	ADDR[2:3:16]	ADDR[15:8]	ADDR[7:0]	モード[7:0]	-	-	-	-	Figure 33	166	4
	RDAY6_4_0			RDAY5_4_0	ADDR[3:1:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	モード[7:0]	-	-	-			3
	RDAY7_C_0	QPI DDR 読み出しトランザクションは指定された開始アドレスからメモリ内容を読み出します。	-	ED (CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	モード[7:0]	-	-	-	-	Figure 34	166	4
	RDAY7_4_0		-		ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	モード[7:0]	-	-	-			3
	RDAY8_C_0	QPI DDR 連続読み出しトランザクションは指定された開始アドレスからメモリ内容を読み出します。	RDAY7_C_0	EE (CMD)	ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	モード[7:0]	-	-	-	Figure 35	166	4
	RDAY8_4_0				ADDR[2:3:16]	ADDR[15:8]	ADDR[7:0]	モード[7:0]	-	-	-	-			3
フラッシュアレイプログラム	PRPGE_C_1	ページプログラムは1つのトランザクションで256Bまたは512Bのデータをメモリアレイにプログラムします。	WRENB_0_0	02 (CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	入力データ1[7:0]	入力データ2[7:0]	(続く)	-	-	Figure 30	166	3
	PRPGE_4_1				ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	入力データ1[7:0]	入力データ2[7:0]	(続く)	-			4

Table 77 4-4-4 トランザクションテーブル ( 続き )

機能	トランザクション名	説明	前提条件トランザクション	バイト1(16進)	バイト2(16進)	バイト3(16進)	バイト4(16進)	バイト5(16進)	バイト6(16進)	バイト7(16進)	バイト8(16進)	バイト9(16進)	トランザクションフォーマット	最大値周波数(MHz)	アドレス長
フラッシュアレイ消去	ER004_C_0	<b>4KB</b> セクタ消去トランザクションは 4KB セクタのすべてのビットを「1」にセットします (すべてのバイトは FFh)。	WRENB_0_0	20 (CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	-	Figure 26	166	3
	ER004_4_0				ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	-		4
	ER256_C_0	<b>256KB</b> セクタ消去トランザクションは 256KB セクタのすべてのビットを「1」にセットします (すべてのバイトは FFh)。	WRENB_0_0	D8 (CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	-	3		
	ER256_4_0				ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	-		4
	ERCHP_0_0	チップ消去トランザクションは、フラッシュメモリアレイ全体のすべてのビットを「1」にセットします (すべてのバイトは FFh)。	WRENB_0_0	60 または C7 (CMD)	-	-	-	-	-	-	-	-	該当なし		
フラッシュアレイ消去	EVERS_C_0	消去ステータス判定トランザクションはアドレス指定されたセクタの前回の消去動作が正常に完了したかを確認します。	-	D0 (CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	-	Figure 26	166	3
	SEERC_C_0	セクタ消去カウントトランザクションは、セクタ消去カウントレジスタから入力アドレスのセクタに対する消去回数を出力します。	-		ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	-		4
	SPEPD_0_0	消去 / プログラム / データ整合性チェック一時停止トランザクションは、システムにプログラム、消去、またはデータ整合性チェックの動作を中断させます。	-	75 (CMD)	-	-	-	-	-	-	-	-	該当なし		
	SPEPA_0_0	消去 / プログラム一時停止の代替トランザクションはシステムにプログラムまたは消去を中断させます。	-		85 (CMD)	-	-	-	-	-	-	-	-		該当なし
一時停止 / 再開	RSEPD_0_0	消去 / プログラム / データ整合性チェック再開トランザクションは、システムにプログラム、消去、またはデータ整合性チェックの動作を再開させます。	-	7A (CMD)	-	-	-	-	-	-	-	-	Figure 24	該当なし	該当なし
	RSEPA_0_0	消去 / プログラム再開の代替トランザクションはシステムにプログラム、消去、またはデータ整合性チェックの動作を再開させます。	-		8A (CMD)	-	-	-	-	-	-	-	-		該当なし

## トランザクションテーブル

Table 77 4-4-4 トランザクションテーブル ( 続き )

機能	トランザクション名	説明	前提条件トランザクション	バイト1(16進)	バイト2(16進)	バイト3(16進)	バイト4(16進)	バイト5(16進)	バイト6(16進)	バイト7(16進)	バイト8(16進)	バイト9(16進)	トランザクションマップ	最大値周波数(MHz)	アドレス長		
セキュアシリコン領域アレイ	PRSSR_C_1	セキュアシリコン領域プログラムトランザクションはデータをセキュアシリコン領域の 1024 バイトにプログラムします。	WRENB_0_0	42 (CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	入力データ1[7:0]	入力データ2[7:0]	(続く)	-	-	Figure 30	166	3		
			-		ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	入力データ1[7:0]	入力データ2[7:0]	(続く)	-			4		
	RDSSR_C_0	セキュアシリコン領域読み出しトランザクションは SSR からデータを読み出します。	-	4B (CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	-	Figure 31		3		
			-		ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-			4		
高度セクタ保護	PRASP_0_1	ASP レジスタ書き込み	WRENB_0_0	2F (CMD)	ASP 下位バイト[7:0]	ASP 上位バイト[7:0]	-	-	-	-	-	-	Figure 29	166	該当なし		
	RDDYB_C_0	ダイナミック保護ビット読み出しトランザクションは DYB アクセス レジスタの内容を読み出します。	-	FA (CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	-			3		
			-		ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-			4		
	RDDYB_4_0		-	E0 (CMD)	ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-			3		
	WRDYB_C_1	ダイナミック保護ビット書き込みトランザクションは DYB アクセス レジスタに書き込みます。	WRENB_0_0	FB (CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	入力データ1[7:0]	-	-	-	-	Figure 30		4		
					ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	入力データ1[7:0]	-	-	-			3		
	WRDYB_4_1		WRENB_0_0	E1 (CMD)	ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	入力データ1[7:0]	-	-	-	Figure 31		4		
	RDPPB_C_0	持続的保護ビット読み出しトランザクションは PPB アクセス レジスタの内容を読み出します。			ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	-			3		
	RDPPB_4_0	E2 (CMD)		ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	入力データ1[7:0]	-	-	-	4					
	PRPPB_C_0	持続的保護ビットプログラムトランザクションはセクタ保護を有効にするために PPB レジスタにプログラムします / 書き込みます。	WRENB_0_0	FD (CMD)	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-	-	Figure 26		3		
	PRPPB_4_0				ADDR[31:24]	ADDR[23:16]	ADDR[15:8]	ADDR[7:0]	-	-	-	-			4		

Table 77 4-4-4 トランザクションテーブル ( 続き )

機能	トランザクション名	説明	前提条件トランザクション	バイト1(16進)	バイト2(16進)	バイト3(16進)	バイト4(16進)	バイト5(16進)	バイト6(16進)	バイト7(16進)	バイト8(16進)	バイト9(16進)	トランザクションマップ	最大値周波数(MHz)	アドレス長
高度セクタ保護	ERPPB_0_0	持続的保護ビット消去トランザクションは、すべての持続的保護ビットを「1」にセットします。	WRENB_0_0	E4 (CMD)	-	-	-	-	-	-	-	-	Figure 24	166	該当なし
	WRPLB_0_0	PPB 保護ロック ビット書き込みトランザクションは PPB ロックを「0」にクリアします。	WRENB_0_0	A6 (CMD)	-	-	-	-	-	-	-	-	Figure 24		
	RDPLB_0_0	プログラム持続的保護ロック ビット読み出しトランザクションは 8 ビットの PPB ロックレジスタの内容を Msb からシフトアウトします。	-	A7 (CMD)	-	-	-	-	-	-	-	-	Figure 27		
	PGPWD_0_1	パスワード プログラムトランザクションはフラッシュデバイスに 64 ビット パスワードをプログラムします。	WRENB_0_0	E8 (CMD)	パスワード [7:0]	パスワード [15:8]	パスワード [23:16]	パスワード [31:24]	パスワード [39:32]	パスワード [47:40]	パスワード [55:48]	パスワード [63:56]	Figure 29		
	PWDUL_0_1	パスワードロック解除トランザクションはフラッシュデバイスに 64 ビット パスワードを送ります。与えられたパスワードがパスワードレジスタでの隠しパスワードと一致しない場合、デバイスはロックされ、ハードウェアリセットまたは POR でのみデバイスはスタンバイ状態に戻り、PWDUL_0_1 の再実行などの新しいトランザクションのために準備します。パスワードが一致の場合、PPB ロック ビットは「1」にセットされます。	-	E9 (CMD)	パスワード [7:0]	パスワード [15:8]	パスワード [23:16]	パスワード [31:24]	パスワード [39:32]	パスワード [47:40]	パスワード [55:48]	パスワード [63:56]	Figure 29		
リセット	SRSTE_0_0	ソフトウェアリセットイネーブルコマンドは SFRST_0_0 トランザクションの直前に必要です。	-	66 (CMD)	-	-	-	-	-	-	-	-	Figure 24	166	該当なし
	SFRST_0_0	ソフトウェアリセットトランザクションは不揮発性デフォルト値から揮発性レジスタへの再ロードにより、デバイスを初期電源投入状態に戻させます。	SRSTE_0_0	99 (CMD)	-	-	-	-	-	-	-	-	Figure 24		
リセット	SFRSL_0_0	レガシー ソフトウェアリセットトランザクションは不揮発性デフォルト値から揮発性レジスタへの再ロードにより、デバイスを初期電源投入状態に戻させます。	-	F0 (CMD)	-	-	-	-	-	-	-	-	Figure 24	166	該当なし
ディープパワーダウン	ENDPD_0_0	ディープパワー ダウン モード開始トランザクションはデバイスに最低消費電力モードに移行させます。	-	B9 (CMD)	-	-	-	-	-	-	-	-	Figure 24	166	該当なし

電気的特性

## 7 電気的特性

### 7.1 絶対最大定格 [32, 33, 34]

プラスチック パッケージの保管温度	-65°C～+150°C
通電時の周囲温度	-65°C～+125°C
V <sub>CC</sub> (HL-T)	-0.5 V～+4.0 V
V <sub>CC</sub> (HS-T)	-0.5 V～+2.5 V
グランドを基準にした入力電圧 (V <sub>SS</sub> )	-0.5 V～V <sub>CC</sub> + 0.5 V
出力短絡電流	100 mA

注

32. 信号遷移時に許可された最大値については 114 ページの [入力信号オーバーシュート](#) を参照してください。

33. 複数の出力を同時にグランドに短絡できません。短絡時間は 1 秒を超えてはいけません。  
34. 112 ページの [絶対最大定格 \[32, 33, 34\]](#) に記載されたものを超えるストレスの印加は、デバイスを完全に破壊する可能性があります。ただし、これはストレスのみに対する定格です。上記の条件あるいは本データシートの動作説明の各節に記載されている条件を超える条件におけるデバイスの機能動作は保証されません。長時間にわたってデバイスを絶対最大定格条件に放置すると、デバイスの信頼性に影響を与えます。

### 7.2 動作範囲

動作範囲は、デバイスの正常な機能が保証される範囲を定めたものです。

#### 7.2.1 電源電圧

V <sub>CC</sub> (HL-Tデバイス)	2.7 V～3.6 V
V <sub>CC</sub> (HS-Tデバイス)	1.7 V～2.0 V

#### 7.2.2 温度範囲 [35]

Table 78 温度範囲

パラメーター	記号	デバイス	仕様		単位
			Min	Max	
周囲温度	T <sub>A</sub>	産業用 / 車載向け AEC-Q100 グレード 3	-40	+85	°C
		産業用プラス / 車載向け AEC-Q100 グレード 2		+105	
		車載向け AEC-Q100 グレード 1		+125	

注

35. 産業用プラス、車載向けグレード 2 および車載向けグレード 1 デバイスの動作および性能パラメーターはデバイス特性評価で決まり、本仕様に示す標準産業用または車載向けグレード 3 温度範囲のデバイスとは異なることがあります。

電気的特性

### 7.3 热抵抗

Table 79 热抵抗

パラメーター	説明	テスト条件	デバイス	24 ポール BGA	16 リード SOIC	8 接点 WSON	単位
Theta JA	热抵抗 (接合部から周囲)	テスト条件は EIA/JESD51 による热インピーダンスを測定するための標準的なテスト方法と手順に従います。無風時(0m/s)の場合	256T	35.2	36.4	31	°C/W
			512T	40.4	35	32.7	
			01GT	37	28.3	-	
Theta JB	热抵抗 (接合部から基板)	テスト条件は EIA/JESD51 による热インピーダンスを測定するための標準的なテスト方法と手順に従います。無風時(0m/s)の場合	256T	19	9	17.5	°C/W
			512T	14.5	19	12.5	
			01GT	9.7	12	-	
Theta JC	热抵抗 (接合部からケース)	テスト条件は EIA/JESD51 による热インピーダンスを測定するための標準的なテスト方法と手順に従います。無風時(0m/s)の場合	256T	11	8	13.1	°C/W
			512T	8	9.9	13	
			01GT	7.5	7.6	-	

### 7.4 静電容量特性

Table 80 静電容量

パッケージ	入力容量		出力容量	
	Typ	Max	Typ	Max
24 ポール BGA	3.0 pF	6.5 pF	7.0 pF	7.5 pF
16 リード SOIC	4.0 pF		7.5 pF	8.0 pF
8 接点 WSON	3.0 pF		6.7 pF	7.5 pF

### 7.5 ラッチアップ仕様

Table 81 ラッチアップ仕様 [36]

説明	Min	Max	単位
すべての入力接続での、V <sub>SS</sub> を基準とした入力電圧	-1.0	V <sub>CC</sub> +1.0	V
すべての I/O 接続での、V <sub>SS</sub> を基準とした入力電圧			
V <sub>CC</sub> 電流	-100	+100	mA

注

36. 電源電圧 V<sub>CC</sub> を除外します。テスト条件 : V<sub>CC</sub>=1.8 V/3.0 V、一度に 1 つの接続をテストし、テストされていないピンは V<sub>SS</sub> に接続します。

電気的特性

## 7.6 DC 特性

### 7.6.1 入力信号オーバーシュート

DC 条件において、入力または I/O 信号は  $V_{SS}$  と  $V_{CC}$  の電圧範囲内にあることが必要です。電圧変動の間、入力または I/O は最大 20 ns の間、 $V_{SS}-1.0\text{ V}$  または  $V_{CC}+1.0\text{ V}$  にオーバーシュートする可能性があります。




Figure 70 最大負オーバーシュート波形




Figure 71 最大正オーバーシュート波形

電気的特性

## 7.6.2 DC 特性 (全温度範囲)

Table 82 DC 特性 [37, 38]

記号	パラメーター	テスト条件	最小値	標準値	最大値	単位	参照図	
$V_{IL}$	入力 LOW 電圧 (すべての $V_{CC}$ )	—	$V_{CC} \times -0.15$	—	$V_{CC} \times 0.35$	V		
$V_{IH}$	入力 HIGH 電圧 (すべての $V_{CC}$ )	—	$V_{CC} \times 0.65$	—	$V_{CC} \times 1.15$			
$V_{OL}$	出力 LOW 電圧 (すべての $V_{CC}$ )	0.1 mA 時	-	—	0.2			
$V_{OH}$	出力 HIGH 電圧 (すべての $V_{CC}$ )	-0.1 mA 時	$V_{CC} \times 0.20$	—	-			
$I_{LI}$	入力リーケ電流	$V_{CC}=V_{CC}$ Max, $V_{IN}=V_{IH}$ または $V_{SS}$ , $CS#=V_{IH}$ , 85°C	—	—	±2	μA		
		$V_{CC}=V_{CC}$ Max, $V_{IN}=V_{IH}$ または $V_{SS}$ , $CS#=V_{IH}$ , 105°C	—	—	±3			
		$V_{CC}=V_{CC}$ Max, $V_{IN}=V_{IH}$ または $V_{SS}$ , $CS#=V_{IH}$ , 125°C	—	—	±4			
$I_{LO}$	出力リーケ電流	$V_{CC}=V_{CC}$ Max, $V_{IN}=V_{IH}$ または $V_{SS}$ , $CS#=V_{IH}$ , 85°C	—	—	±2			
		$V_{CC}=V_{CC}$ Max, $V_{IN}=V_{IH}$ または $V_{SS}$ , $CS#=V_{IH}$ , 105°C	—	—	±3			
		$V_{CC}=V_{CC}$ Max, $V_{IN}=V_{IH}$ または $V_{SS}$ , $CS#=V_{IH}$ , 125°C	—	—	±4			
$I_{CC1}$	アクティブ供給電流 (読み出し) <sup>[38]</sup>	SDR@ 50 MHz (HL256T/HS256T) (HL512T/HS512T) (HL01GT/HS01GT)	—	14/18 10/10 18/14	25/25 21/18 25/25	mA		
		SDR@ 166 MHz (HL256T/HS256T) (HL512T/HS512T) (HL01GT/HS01GT)	—	53 53 53	69/72 69/69 69/72			
		DDR@ 102 MHz	—	50	68			
$I_{CC2}$	アクティブ供給電流 (ページプログラム) (256T / 512T / 01GT)	$V_{CC}=V_{CC}$ Max, $CS#=V_{IH}$	—	50	58/58/66			
$I_{CC3}$	アクティブ供給電流 (レジスタ書き込みおよび任意レジスタ書き込み) (256T / 512T / 01GT)	$V_{CC}=V_{CC}$ Max, $CS#=V_{IH}$	—	50	55/55/66			
$I_{CC4}$	アクティブ供給電流 (セクタ消去) (256T / 512T / 01GT)	$V_{CC}=V_{CC}$ Max, $CS#=V_{IH}$	—	50	55/55/66			
$I_{CC5}$	アクティブ供給電流 (チップ消去) (256T / 512T / 01GT)	$V_{CC}=V_{CC}$ Max, $CS#=V_{IH}$	—	50	55/55/66			
$I_{SB}$	スタンバイ電流 (HS256T / HS512T / HS01GT)	RESET#、 $CS#=V_{CC}$ 。 すべての I/O= $V_{CC}$ または $V_{SS}$ , 85°C	—	11	160/113/160	μA		
		RESET#、 $CS#=V_{CC}$ 。 すべての I/O= $V_{CC}$ または $V_{SS}$ , 105°C	—		220/188/220			
		RESET#、 $CS#=V_{CC}$ 。 すべての I/O= $V_{CC}$ または $V_{SS}$ , 125°C	—		510/340/510			
$I_{DPD}$	DPD 電流 (HS256T / HS512T / HS01GT)	RESET#、 $CS#=V_{CC}$ 。 すべての I/O= $V_{CC}$ または $V_{SS}$ , 85°C	—	14	160/126/160			
		RESET#、 $CS#=V_{CC}$ 。 すべての I/O= $V_{CC}$ または $V_{SS}$ , 105°C	—		425/188/425			
		RESET#、 $CS#=V_{CC}$ 。 すべての I/O= $V_{CC}$ または $V_{SS}$ , 125°C	—		560/340/560			
		RESET#、 $CS#=V_{CC}$ 。 すべての I/O= $V_{CC}$ または $V_{SS}$ , 85°C	—	1.3	24/18/24			
		RESET#、 $CS#=V_{CC}$ 。 すべての I/O= $V_{CC}$ または $V_{SS}$ , 105°C	—		26/18/26			
		RESET#、 $CS#=V_{CC}$ 。 すべての I/O= $V_{CC}$ または $V_{SS}$ , 125°C	—		56/31/56			

注

37. Typ 値は  $T_{AI}=25^{\circ}\text{C}$  と  $V_{CC}=1.8\text{ V}/3.0\text{ V}$  のときです。

38. 読み出しデータが返るとき、出力は未接続です。出力スイッチング電流が含まれていません。

電気的特性

**Table 82 DC 特性<sup>[37, 38]</sup> ( 続き )**

記号	パラメーター	テスト条件	最小値	標準値	最大値	単位	参照図
I <sub>DPD</sub>	DPD 電流 (HL256T/ HL512T/ HL01GT)	RESET#、CS#=V <sub>CC</sub> 。 すべての I/O=V <sub>CC</sub> または V <sub>SS</sub> 、85°C	—	2.2	18/18/26	μA	—
		RESET#、CS#=V <sub>CC</sub> 。 すべての I/O=V <sub>CC</sub> または V <sub>SS</sub> 、105°C	—		18/18/26		
		RESET#、CS#=V <sub>CC</sub> 。 すべての I/O=V <sub>CC</sub> または V <sub>SS</sub> 、125°C	—		60/31/60		
I <sub>POR</sub>	POR 電流	RESET#、CS#=V <sub>CC</sub> 。 すべての I/O=V <sub>CC</sub> または V <sub>SS</sub>	—	—	80	mA	
<b>電源投入 / 電源切断時の電圧</b>							
V <sub>CC</sub> (min)	V <sub>CC</sub> (最小動作電圧、HL-T)	—	2.7	—	—	V	Figure 66 / Figure 67
	V <sub>CC</sub> (最小動作電圧、HS-T)	—	1.7	—	—		
V <sub>CC</sub> (cut-off)	V <sub>CC</sub> (再初期化が必要となるカットオフ電圧、HL-T)	—	2.4	—	—		Figure 67
	V <sub>CC</sub> (再初期化が必要となるカットオフ電圧、HS-T)	—	1.55	—	—		
V <sub>CC</sub> (Low)	V <sub>CC</sub> (初期化が起こる低電圧、HL-T)	—	0.7	—	—		
	V <sub>CC</sub> (初期化が起こる低電圧、HS-T)	—	0.7	—	—		

**注**

37. Typ 値は T<sub>A</sub>=25°C と V<sub>CC</sub>=1.8 V/3.0 V のときです。

38. 読み出しデータが返るとき、出力は未接続です。出力スイッチング電流が含まれていません。

電気的特性

## 7.7 AC テスト条件




Figure 72 テストセットアップ

Table 83 AC 測定条件 <sup>[40]</sup>

パラメーター	最小値	最大値	単位	参照図	
負荷静電容量 ( $C_L$ )	—	30	pF	<a href="#">Figure 72</a>	
入力パルス電圧	0	$V_{CC}$	V	—	
133MHz (HL-T) での入力立ち上り ( $t_{CRT}$ ) および立ち下り ( $t_{CFI}$ ) スルーレート <sup>[39]</sup>	1.37	-	V/ns	<a href="#">Figure 78</a>	
166MHz (HL-T) での入力立ち上り ( $t_{CRT}$ ) および立ち下り ( $t_{CFI}$ ) スルーレート <sup>[39]</sup>	1.72	-			
133MHz (HS-T) での入力立ち上り ( $t_{CRT}$ ) および立ち下り ( $t_{CFI}$ ) スルーレート <sup>[39]</sup>	0.75	-			
166MHz (HS-T) での入力立ち上り ( $t_{CRT}$ ) および立ち下り ( $t_{CFI}$ ) スルーレート <sup>[39]</sup>	0.94	-			
$V_{IL(ac)}$	$-0.30 \times V_{CC}$	$0.30 \times V_{CC}$	V	—	
$V_{IH(ac)}$	$0.7 \times V_{CC}$	$1.30 \times V_{CC}$			
$V_{OH(ac)}$	$0.75 \times V_{CC}$	-			
$V_{OL(ac)}$	—	$0.25 \times V_{CC}$			
入力タイミング参照電圧	$0.5 \times V_{CC}$				
出力タイミング参照電圧	$0.5 \times V_{CC}$				

注

39.  $V_{CC\ max}$  での入力パルスの最小値～最大値で測定した入力スルーレートです。

40. AC 特性表ではクロックおよびデータ信号が同じスレーレート(スロープ)を持っていることを想定しています。

タイミング特性

## 8 タイミング特性

Table 84 タイミング特性 [42]

記号	パラメーター	最小値	標準値	最大値	単位	参照図
<b>SDR タイミング特性</b>						
$f_{CK}$	クロック周波数	DC	—	166	MHz	—
$P_{CK}$	CK クロック周期	$1/f_{CK}$	—	$\infty$		
$t_{CH}$	クロック HIGH 時間		—			
$t_{CL}$	クロック LOW 時間		$P_{CK}$ の 45%	—	$P_{CK}$ の 55%	
$t_{CS}$	CS# HIGH 時間 (読み出しトランザクション)	10	—	—		
	トランザクション間の CS# HIGH 時間 (リセット機能とクアッドモードの両方が有効な場合の読み出しトランザクションと中止されたトランザクション)	20	—	—		
	CS# HIGH 時間 (プログラム / 消去トランザクション)	50	—	—		
$t_{CSS}$	CS# アクティブセットアップ時間 (CK を基準とする) ( $f_{CK} \leq 50$ MHz/ $f_{CK} > 50$ MHz)	5/4	—	—		
$t_{CSH0}$	CS# アクティブホールド時間 (モード 0 で CK を基準とする)	4	—	—		
$t_{CSH3}$	CS# アクティブホールド時間 (モード 3 で CK を基準とする)	6	—	—		
$t_{SU}$	データセットアップ時間 (すべての $V_{CC}$ ) ( $f_{CK} \leq 50$ MHz/ $f_{CK} > 50$ MHz)		5/2	—	—	
$t_{HD}$	データホールド時間 (すべての $V_{CC}$ ) ( $f_{CK} \leq 50$ MHz/ $f_{CK} > 50$ MHz)			—	—	
$t_V^{[42]}$	クロック LOW から出力有効までの時間 (15 pF 負荷、3.0 V - 3.6 V、30 Ω 出力インピーダンス、105°C) (HL-T) 注: 設計で保証されています。			6.5	ns	
	クロック LOW から出力有効までの時間 (15 pF 負荷) (HS-T)		2	—	6	
	クロック LOW から出力有効までの時間 (15 pF 負荷) (HL-T)			—	8	
	クロック LOW から出力有効までの時間 (30 pF 負荷) (HS-T)			—	9	
	クロック LOW から出力有効までの時間 (30 pF 負荷) (HL-T)			—		
$t_{HO}$	出力ホールド時間	1.5	—	—		
$t_{DIS}^{[41]}$	CS# 非アクティブから出力ディセーブルまでの時間 (HS-T)	—	—	8		
	CS# 非アクティブから出力ディセーブルまでの時間 (HL-T)	—	—	9		
	CS# 非アクティブから出力ディセーブルまでの時間 (リセット機能とクアッドモードの両方が有効な場合)	—	—	20		
$t_{WPS}$	WP# セットアップ時間 (STCFWR が「1」にセットされているとき、レジスタ書き込みトランザクションの制約として適用可能)	20	—	—		
$t_{WPH}$	WP# ホールド時間 (STCFWR が「1」にセットされているとき、レジスタ書き込みトランザクションの制約として適用可能)	20	—	—		
$t_{IO\_SKEW}^{[48]}$	データスキュー時間 (最初のデータビットから最後のデータビットまでの時間)	—	—	0.6		

注

41. 出力 HI-Z はデータがもはや駆動されなくなる点として定義されます。
42. すべての動作温度オプションに適用可能です。
43.  $t_{pU}$  の終わりに RESET# がアサートされた場合、デバイスはリセット状態のままとなり、 $t_{RH}$  が CS# が LOW になる時点を決めます。
44.  $t_{pP}$  と  $t_{RH}$  の和は  $t_{RPH}$  以上でなければなりません。
45. プログラムと消去時間の Typ 値は次の条件を想定したものです: 25°C、 $V_{CC}=1.8$  V と 3.0 V、およびチェックカードデータパターン。
46. 任意の OTP プログラムトランザクションのプログラム時間は  $t_{pP}$  と同じです。
47. PRPPB\_4\_0 および PRPPB\_C\_0 トランザクションのプログラム時間は  $t_{pP}$  と同じです。ERPPB\_0\_0 トランザクションの消去時間は  $t_{SE}$  と同じです。
48. 値は特性評価によって保証され、生産時に 100% テストされていません。
49. 設計で保証されています。
50. JEDEC (半導体技術協会) の JESD22-A117 規格は、認定仕様に基づいた有効な耐久性およびデータ保持テストの実行の手続きの要件を定義します。この手法は、フラッシュデバイスの、故障なしに繰り返しデータ変更を持続させる能力 (すなわち、プログラム / 消去可能回数) および期待される寿命の間データを保持する能力 (すなわち、データ保持期間) を判定するために使用されます。耐久性およびデータ保持の認定仕様は JESD47 に指定されているか、または JESD94 に記載の知識ベース手法を使用して開発することもできます。

## タイミング特性

**Table 84 タイミング特性<sup>[42]</sup> ( 続き )**

記号	パラメーター	最小値	標準値	最大値	単位	参照図
<b>DDR タイミング特性</b>						
f <sub>CK</sub>	CK クロック周波数	DC	-	102	MHz	-
P <sub>CK</sub>	CK クロック周期	1/f <sub>CK</sub>	-	∞		
t <sub>CH</sub>	クロック HIGH 時間		-			Figure 78
t <sub>CL</sub>	クロック LOW 時間		-			
	CS# HIGH 時間 ( 読み出しトランザクション )	10	-	-		
t <sub>CS</sub>	トランザクション間の CS# HIGH 時間 ( リセット機能とクアッド モードの両方が有効な場合の読み出しトランザクションと中止されたトランザクション )	20	-	-		Figure 83
	CS# HIGH 時間 ( プログラム / 消去トランザクション )	50	-	-		
t <sub>CSs</sub>	CS# アクティブ セットアップ時間 ( CK を基準とする ) (f <sub>CK</sub> ≤50 MHz/f <sub>CK</sub> >50 MHz)	5/4	-	-		
t <sub>CSH0</sub>	CS# アクティブ ホールド時間 ( モード 0 で CK を基準とする )	4	-	-		
t <sub>SU</sub>	データ セットアップ時間 ( すべての V <sub>CC</sub> )	2	-	-		Figure 83
t <sub>HD</sub>	データ ホールド時間 ( すべての V <sub>CC</sub> )	1.2	-	-		
	クロック LOW から出力有効までの時間 (15 pF 負荷、3.0 V–3.6 V、30 Ω 出力インピーダンス、105°C) (HL-T)	2	-	6.5		
t <sub>V</sub>	クロック LOW から出力有効までの時間 (15 pF 負荷) (HS-T)		-	6		Figure 84
	クロック LOW から出力有効までの時間 (15 pF 負荷) (HL-T)	2	-	8		
t <sub>HO</sub>	出力ホールド時間	1.5	-	-		
t <sub>DIS</sub>	出力ディセーブル時間 (HS-T)	-	-	8		Figure 84
	出力ディセーブル時間 (HL-T)	-	-	9		
	CS# 非アクティブ から出力ディセーブルまでの時間 (リセット機能とクアッド モードの両方が有効な場合 )	-	-	20		
t <sub>IO_SKEW</sub> <sup>[48]</sup>	データ スキュー時間 ( 最初のデータ ビットから最後のデータ ビットまでの時間 )	-	-	0.6		-
<b>電源投入 / 電源切断タイミング</b>						
t <sub>PU</sub>	V <sub>CC(min)</sub> から読み出し動作までの時間 (HL256T/HS256T) (HL512T/HS512T) (HL01GT/HS01GT)	-	-	550/600 450/500 450/500	μs	Figure 66
t <sub>PD</sub>	V <sub>CC(Low)</sub> 時間	25	-	-		
t <sub>VR</sub> <sup>[49]</sup>	V <sub>CC</sub> 電源投入時ランプレート	1	-	-	μs/V	Figure 67
t <sub>VF</sub>	V <sub>CC</sub> 電源切断時ランプレート	30	-	-		
<b>ディープ パワー ダウン モード タイミング</b>						
t <sub>ENTDPD</sub> <sup>[49]</sup>	DPD モード開始までの時間	-	-	3		Figure 65
t <sub>EXTDPD</sub>	DPD モード終了までの時間 (HL256T/HS256T) (HL512T/HS512T) (HL01GT/HS01GT)	-	-	520/570 380/430 380/430	μs	
t <sub>CSDPD</sub>	DPD を終了するチップセレクト パルス幅	0.02	-	3		

### 注

41. 出力 HI-Z はデータがもはや駆動されなくなる点として定義されます。
42. すべての動作温度オプションに適用可能です。
43. t<sub>PU</sub> の終わりに RESET# がアサートされた場合、デバイスはリセット状態のままとなり、t<sub>RH</sub> が CS# が LOW になる時点を決めます。
44. t<sub>RP</sub> と t<sub>RH</sub> の和は t<sub>RPH</sub> 以上でなければなりません。
45. プログラムと消去時間の Typ 値は次の条件を想定したものです : 25°C、V<sub>CC</sub>=1.8 V と 3.0 V、およびチェックカード データ パターン。
46. 任意の OTP プログラムトランザクションのプログラム時間は t<sub>PP</sub> と同じです。
47. PRPPB\_4\_0 および PRPPB\_C\_0 トランザクションのプログラム時間は t<sub>PP</sub> と同じです。ERPPB\_0\_0 トランザクションの消去時間は t<sub>SE</sub> と同じです。
48. 値は特性評価によって保証され、生産時に 100% テストされていません。
49. 設計で保証されています。
50. JEDEC ( 半導体技術協会 ) の JESD22-A117 規格は、認定仕様に基づいた有効な耐久性およびデータ保持テストの実行の手続きの要件を定義します。この手法は、フラッシュデバイスの、故障なしに繰り返しデータ変更を持続させる能力 ( すなわち、プログラム / 消去可能回数 ) および期待される寿命の間データを保持する能力 ( すなわち、データ保持期間 ) を判定するために使用されます。耐久性およびデータ保持の認定仕様は JESD47 に指定されているか、または JESD94 に記載の知識ベース手法を使用して開発することもできます。

**Table 84 タイミング特性<sup>[42]</sup> ( 続き )**

記号	パラメーター	最小値	標準値	最大値	単位	参照図	
<b>リセットタイミング<sup>[43, 44]</sup></b>							
tCSR	DQ3_RESET# LOWまでのCS# HIGH時間	50	—	—	ns	<a href="#">Figure 60</a>	
tRS	リセットセットアップ時間 - CS# LOW前のRESET# HIGH時間	50	—	—			
tRH	リセットパルスホールド時間 - RESET# LOWからCS# LOWまでの時間 (HL256T/HS256T) (HL512T/HS512T) (HL01GT/HS01GT)	550/600 450/500 450/500	—	—	μs	<a href="#">Figure 56</a>	
tRP	RESET#パルス幅	200	—	—	ns		
tSR	ソフトウェアリセットトランザクションからの内部デバイスリセット時間 (256T / 512T / 01GT)	—	—	90/83/83	μs	—	
<b>JEDECシリアルフラッシュリセットシグナリングプロトコルタイミング</b>							
tCSLW	チップセレクトLOW時間	500	—	—	ns	<a href="#">Figure 63</a>	
tCSHG	チップセレクトHIGH時間	500	—	—			
tRESET	デバイス内部リセット時間 (HL256T/HS256T) (HL512T/HS512T) (HL01GT/HS01GT)	—	—	550/600 450/500 450/500	μs		
tSUJ	データ入力セットアップ時間(CS#に対する)	50	—	—	ns		
tHDJ	データ入力ホールド時間(CS#に対する)	50	—	—			
<b>組込みアルゴリズム(消去, プログラム, およびデータ整合性チェック)性能<sup>[45, 46, 47, 50]</sup></b>							
tW	不揮発性レジスタ書き込み時間	—	44	357.5	ms	—	
tPP	256Bページプログラム(4 KBセクタ/256 KBセクタ)	—	430/480	2175/1700	μs		
	512Bページプログラム(4 KBセクタ/256 KBセクタ)	—	680/570	2175/1700			
tSE	セクタ消去時間(4 KB物理セクタ)	—	42	335	ms		
	セクタ消去時間(256 KBインフィニオンEndurance Flexアーキテクチャは無効)	—	773	2677			
	セクタ消去時間(256 KBインフィニオンEndurance Flexアーキテクチャ是有効)	—	773	5869			
tBE	チップ消去時間(256 Mb)	—	101	348	sec	—	
	チップ消去時間(512 Mb)	—	201	696			
	チップ消去時間(1 Gb)	—	398	1381			
tEES	4 KB物理セクタの消去ステータス判定時間 (HL256T/HS256T) (HL512T/HS512T) (HL01GT/HS01GT)	—	45	76/76 51/51 50/54	μs		
	256 KB物理セクタの消去ステータス判定時間 (HL256T/HS256T) (HL512T/HS512T) (HL01GT/HS01GT)	—	45	76/76 51/51 50/54			
tDIC_SETUP	データ整合性チェック計算セットアップ時間 (256T / 512T / 01GT)	—	50/17/17	—	μs		
tDIC_RATES	データ整合性チェック計算レート (大きいデータブロック(>1024 バイト)に対する計算レート) (256T / 512T / 01GT)	53/55/55	56/65/65	—	Mbps		

**注**

41. 出力 HI-Z はデータがもはや駆動されなくなる点として定義されます。
42. すべての動作温度オプションに適用可能です。
43. t<sub>pU</sub> の終わりに RESET# がアサートされた場合、デバイスはリセット状態のままとなり、t<sub>RH</sub> が CS# が LOW になる時点を決めます。
44. t<sub>pP</sub> と t<sub>RH</sub> の和は t<sub>RPB</sub> 以上でなければなりません。
45. プログラムと消去時間の Typ 値は次の条件を想定したものです : 25°C、V<sub>CC</sub>=1.8 V と 3.0 V、およびチェックカードデータパターン。
46. 任意の OTP プログラムトランザクションのプログラム時間は t<sub>PP</sub> と同じです。
47. PRPPB\_4\_0 および PRPPB\_C\_0 トランザクションのプログラム時間は t<sub>PP</sub> 同じです。ERPPB\_0\_0 トランザクションの消去時間は t<sub>SE</sub> と同じです。
48. 値は特性評価によって保証され、生産時に 100% テストされていません。
49. 設計で保証されています。
50. JEDEC(半導体技術協会)のJESD22-A117規格は、認定仕様に基づいた有効な耐久性およびデータ保持テストの実行の手続きの要件を定義します。この手法は、フラッシュデバイスの、故障なしに繰り返しデータ変更を持続させる能力(すなわち、プログラム/消去可能回数)および期待される寿命の間データを保持する能力(すなわち、データ保持期間)を判定するために使用されます。耐久性およびデータ保持の認定仕様は JESD47 に指定されているか、または JESD94 に記載の知識ベース手法を使用して開発することもできます。

タイミング特性

**Table 84 タイミング特性<sup>[42]</sup> ( 続き )**

記号	パラメーター	最小値	標準値	最大値	単位	参照図
t <sub>SEC</sub>	セクタ消去カウント時間 (HL256T/HS256T) (HL512T/HS512T) (HL01GT/HS01GT)	—	55	87/87 63/63 63/70	μs	-
t <sub>BEC1</sub>	ブランク チェック ( 単一 256 KB セクタ )	—	13	17	ms	-
t <sub>BEC2</sub>	ブランク チェック ( 単一 4 KB セクタ )	—	1	2	ms	-
t <sub>PASSWORD</sub>	パスワード比較時間	80	100	120	μs	-

プログラム / 消去 / データ整合性チェックの一時停止 / 再開タイミング

t <sub>PEDS</sub>	プログラム / 消去 / データ整合性チェックの一時停止時間	—	—	80	μs	-
t <sub>PEDRS</sub>	プログラム / 消去 / データ整合性チェックの再開から次のプログラム / 消去 / データ整合性チェックの一時停止までの時間 (256T / 512T / 01GT)	250/-/-	100/100/100	—		

注

41. 出力 HI-Z はデータがもはや駆動されなくなる点として定義されます。
42. すべての動作温度オプションに適用可能です。
43. t<sub>PU</sub> の終わりに RESET# がアサートされた場合、デバイスはリセット状態のままとなり、t<sub>RH</sub> が CS# が LOW になる時点を決めます。
44. t<sub>RP</sub> と t<sub>RH</sub> の和は t<sub>RPB</sub> 以上でなければなりません。
45. プログラムと消去時間の Typ 値は次の条件を想定したものです : 25°C, V<sub>CC</sub>=1.8 V と 3.0 V、およびチップカーボード データ パターン。
46. 任意の OTP プログラムトランザクションのプログラム時間は t<sub>PP</sub> と同じです。
47. PRPPB\_4\_0 および PRPPB\_C\_0 トランザクションのプログラム時間は t<sub>PP</sub> と同じです。ERPPB\_0\_0 トランザクションの消去時間は t<sub>SE</sub> と同じです。
48. 値は特性評価によって保証され、生産時に 100% テストされていません。
49. 設計で保証されています。
50. JEDEC ( 半導体技術協会 ) の JESD22-A117 規格は、認定仕様に基づいた有効な耐久性およびデータ保持テストの実行の手続きの要件を定義します。この手法は、フラッシュ デバイスの、故障なしに繰り返しデータ変更を持続させる能力 ( すなわち、プログラム / 消去可能回数 ) および期待される寿命の間データを保持する能力 ( すなわち、データ保持期間 ) を判定するために使用されます。耐久性およびデータ保持の認定仕様は JESD47 に指定されているか、または JESD94 に記載の知識ベース手法を使用して開発することもできます。

## 8.1 タイミング波形

### 8.1.1 タイミング波形の重要な要素




Figure 73 波形要素の意味

### 8.1.2 タイミング参照レベル




Figure 74 SDR 入力タイミング参照レベル




Figure 75 SDR 出力タイミング参照レベル




Figure 76 DDR 入力タイミング参照レベル




Figure 77 DDR 出力タイミング参照レベル

### 8.1.3 クロックタイミング




Figure 78 クロックタイミング

### 8.1.4 入力 / 出力タイミング




Figure 79 SPI 入力タイミング




Figure 80 SPI 出力タイミング




Figure 81 WP# 入力タイミング




Figure 82 クアッドおよび QPI SDR 入力と出力タイミング




Figure 83 クアッドおよび QPI DDR 入力タイミング




Figure 84 クアッドおよび QPI DDR 出力タイミング

デバイス ID

## 9 デバイス ID

### 9.1 JEDEC SFDP レビジョン D

#### 9.1.1 JEDEC SFDP Rev D ヘッダ テーブル

Table 85 JEDEC SFDP Rev D ヘッダテーブル

SFDP バイト アドレス	SFDP DWORD 名	データ	説明
00h	SFDP ヘッダ	53h	SFDP 読み出し (5Ah) コマンドのエントリ ポイントで、すなわち SFDP 空間内の位置 0 です。ASCII 「S」
01h		46h	ASCII 「F」
02h		44h	ASCII 「D」
03h		50h	ASCII 「P」
04h		08h	SFDP マイナー レビジョン (08h=JEDEC JESD216 レビジョン D)
05h		01h	SFDP メジャー レビジョン (01h=JEDEC JESD216 レビジョン D) これはオリジナルのメジャー レビジョンです。あらゆる SFDP 読み出しおよび構文解析ソフトウェアと互換性があります。
06h		03h	パラメーター ヘッダ数 (0 オリジン、 03h=4 パラメーター)
07h		FFh	SFDP アクセス プロトコル (下位互換)
08h		00h	パラメーター ID LSB (00h=JEDEC SFDP 基本 SPI フラッシュ パラメーター)
09h	第 1 パラメーター ヘッダ	00h	パラメーター マイナー レビジョン (00h=JEDEC JESD216 レビジョン D)
0Ah		01h	パラメーター メジャー レビジョン (01h= オリジナル メジャー レビジョン)。あらゆる SFDP ソフトウェアはこのメジャー レビジョンと互換性があります。
0Bh		14h	パラメーター テーブル長 (14h= パラメーター テーブル長は 20 DWORD)
0Ch		00h	パラメーター テーブル ポインタ バイト 0 (DWORD=4 バイト 整列) JEDEC 基本 SPI フラッシュ パラメーター バイト オフセット =0100h
0Dh		01h	パラメーター テーブル ポインタ バイト 1
0Eh		00h	パラメーター テーブル ポインタ バイト 2
0Fh		FFh	パラメーター ID の MSB (FFh=JEDEC で定義されたレガシー パラメーター ID)
10h	第 2 パラメーター ヘッダ	84h	パラメーター ID の LSB (84h=4 バイト アドレス命令 テーブル)
11h		00h	パラメーター テーブル マイナー レビジョン (00h=JEDEC JESD216 レビジョン D)
12h		01h	パラメーター テーブル メジャー レビジョン (01h=JEDEC JESD216 レビジョン D)
13h		02h	パラメーター テーブル長 (2h= パラメーター テーブル長は 2 DWORD)
14h		50h	パラメーター テーブル ポインタ バイト 0 (DWORD=4 バイト 整列) 4 バイト アドレス命令 テーブル バイト オフセット =0150h アドレス
15h		01h	パラメーター テーブル ポインタ バイト 1
16h		00h	パラメーター テーブル ポインタ バイト 2
17h		FFh	パラメーター ID の MSB (FFh=JEDEC で定義されたパラメーター )
18h	第 3 パラメーター ヘッダ	81h	パラメーター ID の LSB (81h=JEDEC セクタ マップ)
19h		00h	パラメーター テーブル マイナー レビジョン (00h=JEDEC JESD216 レビジョン D)
1Ah		01h	パラメーター テーブル メジャー レビジョン (01h=JEDEC JESD216 レビジョン D)
1Bh		16h	パラメーター テーブル長 (16h= パラメーター テーブル長は 22 DWORD)
1Ch		C8h	パラメーター テーブル ポインタ バイト 0 (DWORD=4 バイト 整列) JEDEC セクタ マップ =1C8h アドレス
1Dh		01h	パラメーター テーブル ポインタ バイト 1
1Eh		00h	パラメーター テーブル ポインタ バイト 2
1Fh		FFh	パラメーター ID の MSB (FFh=JEDEC で定義されたパラメーター )
20h	第 4 パラメーター ヘッダ	87h	パラメーター ID の LSB (87h=JEDEC ステータス、 制御、 コンフィギュレーション レジスタ マップ)
21h		00h	パラメーター テーブル マイナー レビジョン (00h=JEDEC JESD216 レビジョン D)
22h		01h	パラメーター テーブル メジャー レビジョン (01h=JEDEC JESD216 レビジョン D)
23h		1Ch	パラメーター テーブル長 (1Ch= パラメーター テーブル長は 28 DWORD)
24h		58h	パラメーター テーブル ポインタ バイト 0 (DWORD=4 バイト 整列) JEDEC のステータス、 制御、 コンフィギュレーション レジスタ マップ =158h アドレス
25h		01h	パラメーター テーブル ポインタ バイト 1
26h		00h	パラメーター テーブル ポインタ バイト 2
27h		FFh	パラメーター ID の MSB (FFh=JEDEC で定義されたパラメーター )

デバイス ID

### 9.1.2 JEDEC SDFP Rev D パラメーター テーブル

SDFP データ構造では、3 つの独立したパラメーター テーブルがあります。その中の 2 つは固定長であり、残りの 1 つは注文製品番号 (OPN) によって可変の構造と長さを持ちます。パラメーター テーブルは **Table 86** で 1 つのテーブルとして示されます。

**Table 86 JEDEC SDFP Rev D パラメーター テーブル**

SDFP バイト アドレス	SDFP DWORD 名	データ	説明
100h	JEDEC 基本フラッシュパラメーター DWORD 1	E7h	ビット 7:5= 未使用 =111b ビット 4=50h は揮発性ステータス レジスタ書き込み命令。ステータス レジスタはデフォルト値 =0b ビット 3= ブロック保護ビットは不揮発性 / 挥発性。不揮発性 =0b ビット 2= プログラム バッファ >64 バイト =1b ビット 1:0= ユニフォーム 4KB 消去は実行不可 =11b
101h		20h	ビット 15:8=4KB 消去オペコード =20h
102h		FAh	ビット 23= 未使用 =1b ビット 22= クアッド出力 (1-1-4) 読み出しのサポート = 有 =1b ビット 21= クアッド I/O (1-4-4) 読み出しのサポート = 有 =1b ビット 20= デュアル I/O (1-2-2) 読み出しのサポート = 有 =1b ビット 19=DDR のサポート = 有 =1b ビット 18:17= アドレス バイト数 =3 または 4 バイト =01b ビット 16= デュアル出力 (1-1-2) 読み出しのサポート = 無 =0b
103h		FFh	ビット 31:24= 未使用 =FFh
104h	JEDEC 基本フラッシュパラメーター DWORD 2	FFh	
105h		FFh	
106h		FFh	
107h		0Fh (256Mb) 1Fh (512Mb) 3Fh (1Gb)	ビット単位での容量 ,0 オリジン ,256Mb=0FFFFFFFh ビット単位での容量 ,0 オリジン ,512Mb=1FFFFFFFh ビット単位での容量 ,0 オリジン ,1Gb=3FFFFFFFh
108h	JEDEC 基本フラッシュパラメーター DWORD 3	48h	ビット 7:5= クアッド I/O (1-4-4) モード サイクル数 =010b ビット 4:0= クアッド I/O ダミー サイクル数 =01000b (工場出荷初期状態)
109h		EBh	クアッド I/O 命令コード
10Ah		08h	ビット 23:21= クアッド出力 (1-1-4) モード サイクル数 =000b ビット 20:16= クアッド出力ダミー サイクル数 =01000b
10Bh		6Bh	1-1-4 クアッド出力命令コード =6Bh
10Ch	JEDEC 基本フラッシュパラメーター DWORD 4	00h	ビット 7:5= デュアル出力 (1-1-2) モード サイクル数 =000b ビット 4:0= デュアル出力ダミー サイクル数 =00000b
10Dh		FFh	デュアル出力命令コード
10Eh		88h	ビット 23:21= デュアル I/O (1-2-2) モード サイクル数 =100b ビット 20:16= デュアル I/O ダミー サイクル数 =01000b (工場出荷初期状態)
10Fh		BBh	デュアル I/O 命令コード
110h	JEDEC 基本フラッシュパラメーター DWORD 5	FEh	ビット 7:5 RFU=111b ビット 4=QPI のサポート = 有 =1b ビット 3:1=RFU=111b ビット 0=2-2-2 は未対応 =0b
111h		FFh	ビット 15:8=RFU=FFh
112h		FFh	ビット 23:16=RFU=FFh
113h		FFh	ビット 31:24=RFU=FFh
114h	JEDEC 基本フラッシュパラメーター DWORD 6	FFh	ビット 7:0=RFU=FFh
115h		FFh	ビット 15:8=RFU=FFh
116h		00h	ビット 23:21=2-2-2 モード サイクル数 =000b ビット 20:16=2-2-2 ダミー サイクル数 =00000b
117h		FFh	2-2-2 命令コード
118h	JEDEC 基本フラッシュパラメーター DWORD 7	FFh	ビット 7:0=RFU=FFh
119h		FFh	ビット 15:8=RFU=FFh
11Ah		48h	ビット 23:21=QPI モード サイクル数 =010b ビット 20:16=QPI ダミー サイクル数 =01000b
11Bh		EBh	QPI モード クアッド I/O (4-4-4) 命令コード
11Ch	JEDEC 基本フラッシュパラメーター DWORD 8	0Ch	消去タイプ 1、サイズ $2^N$ バイト = $2^{12}$ バイト =4KB (工場出荷初期状態)
11Dh		20h	消去タイプ 1 命令
11Eh		00h	消去タイプ 2、サイズ $2^N$ バイト = 未対応
11Fh		FFh	消去タイプ 2 命令 = 未対応 =FFh

デバイス ID

Table 86 JEDEC SFDP Rev D パラメーター テーブル ( 続き )

SFDP バイト アドレス	SFDP DWORD 名	データ	説明
120h	JEDEC 基本フラッシュパラメーター DWORD 9	00h	消去タイプ 3、サイズ $2^N$ バイト = 未対応
121h		FFh	消去タイプ 3 命令 = 未対応 = FFh
122h		12h	消去タイプ 4、サイズ $2^N$ バイト = $2^{18}$ バイト = 256KB
123h		D8h	消去タイプ 4 命令 = D8h
124h	JEDEC 基本フラッシュパラメーター DWORD 10	23h	ビット 31:30= 消去タイプ 4、標準時間単位 (00b: 1ms, 01b: 16ms, 10b: 128ms, 11b: 1s)=128s=10b ビット 29:25= 消去タイプ 4、標準時間カウント = 00101b ( 標準消去時間 = カウント +1* 単位 = 6*128 ms = 768 ms)
125h		FAh	
126h		FFh	ビット 24:23= 消去タイプ 3、標準時間単位 (00b: 1ms, 01b: 16ms, 10b: 128ms, 11b: 1s)=1s=11b (RFU) ビット 22:18= 消去タイプ 3、標準時間カウント = 11111b (RFU) ビット 17:16= 消去タイプ 2、標準時間単位 (00b: 1ms, 01b: 16ms, 10b: 128ms, 11b: 1s)=1s=11b (RFU) ビット 15:11= 消去タイプ 2、標準時間カウント = 11111b (RFU)
127h		8Bh	ビット 10:9= 消去タイプ 1、標準時間単位 (00b: 1ms, 01b: 16ms, 10b: 128ms, 11b: 1s)=16ms=01b ビット 8:4= 消去タイプ 1、標準時間カウント = 00010b ( 標準消去時間 = カウント +1* 単位 = 3*16ms=48ms) ビット 3:0= カウント = ( 最大消去時間 / (2* 標準消去時間 ))-1=0001b
128h		82h	ビット 31= 予約済み =1b
129h	JEDEC 基本フラッシュパラメーター DWORD 11	E7h	ビット 30:29= チップ消去標準時間単位 (00b: 16 ms, 01b: 256 ms, 10b: 4 s, 11b: 64 s)=11b (256M, 512M, 1G)
12Ah		FFh	ビット 28:24= チップ消去標準時間カウント = 00001b (256M)、00011b (512M)、00110b (1G) ビット 23:19= バイト プログラム標準時間、追加のバイト = 11111b ビット 18:14= バイト プログラム標準時間、最初のバイト = 11111b ビット 13:9= ページ プログラム標準時間単位 (0: 8 μs, 1: 64 μs)=64 μs=1b ビット 12:8= ページ プログラム標準時間カウント = 00111 ( 標準プログラム時間 = カウント +1* 単位 = 8*64 μs=512 μs) ビット 7:4= ページ サイズ (256B)= $2^N$ バイト = 1000h ビット 3:0= カウント = [ 最大ページ プログラム時間 / (2* 標準ページ プログラム時間 )]-1=0010b
12Bh		256M では E1h 512M では E3h 1G では E6h	
12Ch	JEDEC 基本フラッシュパラメーター DWORD 12	ECh	ビット 31= 一時停止および再開に対応 =0b
12Dh		23h	ビット 30:29= 消去進行中の最大一時停止レイテンシ単位 (00b: 128 ns, 01b: 1 μs, 10b: 8 μs, 11b: 64 μs)=8 μs=10b
12Eh		19h	ビット 28:24= 消去進行中の最大一時停止レイテンシ カウント = 01001b、消去の最大一時停止レイテンシ = カウント +1* 単位 = 10*8 μs=80 μs ビット 23:20= 消去再開から一時停止までの間隔カウント = 0001b、間隔 = カウント +1*64 μs=2*64 μs=128 μs ビット 19:18= プログラム進行中の最大一時停止レイテンシ単位 (00b: 128 ns, 01b: 1 μs, 10b: 8 μs, 11b: 64 μs)=8 μs=10b ビット 17:13= プログラム進行中の最大一時停止レイテンシ カウント = 01001b、消去の最大一時停止レイテンシ = カウント +1* 单位 = 10*8 μs=80 μs ビット 12:9= プログラム再開から一時停止までの間隔カウント = 0001b、間隔 = カウント +1*64 μs=2*64 μs=128 μs ビット 8= 予約済み =1b ビット 7:4= 消去一時停止中の禁止動作 =xxx0b: どこでも新しい消去を開始できない ( 消去ネスティングが許可されない ) + xx1xb: 消去が一時停止中のセクタ サイズ内で新しいページ プログラムを開始できない + x1xxb: 消去が一時停止中のセクタ サイズ内で新しい読み出しを開始できない + 1xxxb: ビット 5:4 の消去およびプログラム制限は十分 =1110b ビット 3:0= プログラム一時停止中の禁止動作 =xxx0b: どこでも新しい消去を開始できない ( 消去ネスティングが許可されない ) + xx0xb: どこでも新しいページ プログラムを開始できない ( プログラム ネスティングが許可されない ) + x1xb: プログラムが一時停止中のセクタ サイズ内で読み出しを開始できない + 1xxxb: ビット 1:0 での消去およびプログラム制限は十分 =1100b
12Fh		49h	
130h	JEDEC 基本フラッシュパラメーター DWORD 13	8Ah	ビット 31:24= 消去一時停止命令 = 75h
131h		85h	ビット 23:16= 消去再開命令 = 7Ah
132h		7Ah	ビット 15:8= プログラム一時停止命令 = 85h
133h		75h	ビット 7:0= プログラム再開命令 = 8Ah
134h	JEDEC 基本フラッシュパラメーター DWORD 14	F7h	ビット 7:4=RFU=Fh ビット 3:2= ステータス レジスタ ポーリング デバイス ピジー =01b: レガシー ステータス ポーリングに 対応 =05h 命令によるステータス レジスタ の読み出しおよび WIP ビット [0] の確認 (0= レディ、1= ピジー ) により レガシー ポーリングを使用 ビット 1:0=RFU=11b
135h		66h	ビット 31=DPD のサポート = 有 =0 ビット 30:23=DPD 開始命令 = B9h
136h		80h	ビット 22:15=DPD 終了命令は未対応 = 00h ビット 14:13=DPD 終了から次の動作までの遅延単位 = (00b: 128 ns, 01b: 1 μs, 10b: 8 μs, 11b: 64 μs)=64 μs=11b
137h		5Ch	ビット 12:8=DPD 終了から次の動作までの遅延カウント = 00110、DPD 終了から次の動作までの遅延時間 = ( カウント +1)* 単位 = (6+1)*64 μs=448 μs

**Table 86 JEDEC SFDP Rev D パラメーター テーブル ( 続き )**

SFDP バイト アドレス	SFDP DWORD 名	データ	説明
138h	JEDEC 基本フラッシュパラメーター DWORD 15	8Ch	ビット 31:24=RFU=FFh ビット 23=HOLD または RESET ディセーブル = 対応 =1 ビット 22:20= クアッドイネーブル要件 =101b =101b: QE は、ステータスレジスタ 2 のビット 1 です。ステータスレジスタ 1 はステータス読み出し命令 05h で読み出されます。ステータスレジスタ 2 の読み出しは、命令 35h を使用します。QE はステータス書き込み命令 01h により、2 バイト目のビット 1 を 1 としたデータで設定されます。2 バイト目のビット 1 を 0 とした 2 バイトのデータで書き込みステータスをクリアします。 ビット 19:16=0-4-4 モード開始方法 =xxx1b: モード ビット [7:0]=A5h: 注: モードを使用する前に QE をセットする必要がある +x1xxb: モード ビット [7:0]=Axh +1xxxb: RFU =1101b ビット 15:10=0-4-4 モード終了方法 =xx_xxx1b: モード ビット [7:0]=00h は進行中の読み出し動作の終了時にモードを終了 +xx_x1xxb: RFU +xx_1xxxxb: 8 クロック サイクルの間 DQ0 ~ DQ3 上で Fh を入力 ( モード ビットリセット ) 。これはモードを次の読み出し動作の前に終了させる +x1_xxxxxb: モード ビット [7:0]!=Axh +1x_x1xxb: RFU =11_0101b ビット 9=0-4-4 モードに対応 =1b ビット 8:4=4-4-4 モードイネーブルシーケンス =x_xx1xb: 命令 38h を発行 +x_1xxxb: デバイスは読み出し - 変更 - 書き込みのシーケンスを使用 : 命令 65h とそれに続くアドレス 800003h を使用するコンフィギュレーション読み出し、ビット 6 のセット、命令 71h とそれに続くアドレス 800003h を使用するコンフィギュレーション書き込み。このコンフィギュレーションは揮発性 =01000 ビット 3:0=4-4-4 モードディセーブルシーケンス =xxx1b: FFh 命令を発行 +xx0xb: 命令 F5h を発行 +x1xxb: デバイスは読み出し - 変更 - 書き込みのシーケンスを使用 : 命令 65h とそれに続くアドレス 800003h を使用するコンフィギュレーション読み出し、ビット 6 のクリア、命令 71h とそれに続くアドレス 800003h を使用するコンフィギュレーション書き込み。このコンフィギュレーションは揮発性 +1xxxb: ソフトリセット 66-99 シーケンスを発行 =1100
13Bh		FFh	
13Ch		F9h	ビット 31:24=4 バイトアドレッシング開始 =xxxx_xxx1b: 命令 B7h を発行 ( その前の書き込みイネーブルは必要ない ) +xx1x_xxxxxb: 専用の 4 バイトアドレス命令セットに対応。命令セット定義はベンダーのデータシートを参照してください +1xxx_xxxxxb: 予約済み =10100001b ビット 23:14=4 バイトアドレス終了 =xx_xx1x_xxxxxb: ハードウェアリセット +xx_x1xx_xxxxxb: ソフトウェアリセット ( この DWORD のビット 13:8 を参照してください ) +xx_1xxx_xxxxxb: パワーサイクル +x1_xxxx_xxxxxb: 予約済み +1x_xxxx_xxxxxb: 予約済み =11_1110_0000b ビット 13:8= ソフトリセットおよび回復シーケンスに対応 =x1_xxxxxb: リセットイネーブル命令 66h に続いてリセット命令 99h を発行。リセットイネーブル - リセットシーケンスはデバイスの動作モードに応じて 1, 2, または 4 線式で発行 +1x_xxxx_xxxxxb: デバイスがこのモードで動作している場合、上記の他のリセットシーケンスの前に 0-4-4 モードの終了が必要 =111000b ビット 7=RFU=1 ビット 6:0= ステータスレジスタ 1 の揮発性または不揮発性レジスタおよび書き込みイネーブル命令 =xxx_xxx1b: 不揮発性ステータスレジスタ 1 は、電源投入後の値は前回書き込まれた値。命令 06h を使用して書き込みを有効にする。 +xxx_1xxxxb: 不揮発性 / 挥発性ステータスレジスタ 1 は電源投入後の値は前回不揮発性ステータスレジスタに書き込まれた値。命令 06h を使用して不揮発性ステータスレジスタへの書き込みを有効にする。電源投入後、揮発性ステータスレジスタは不揮発性ステータスレジスタをオーバーライドするためにアクティブにできる。命令 50h を使用して書き込みを有効にし、揮発性ステータスレジスタをアクティブにする。 +xx1_xxxxxb: ステータスレジスタ 1 には、揮発性ビットと不揮発性ビットが混在。命令 06h を使用してレジスタへの書き込みを有効にする。 +x1x_xxxxb: 予約済み +1xx_xxxxb: 予約済み =1111001b
13Dh		38h	
13Eh		F8h	
13Fh		A1h	
140h	JEDEC 基本フラッシュパラメーター DWORD 17	00h	未対応
141h			
142h			
143h			
144h			
145h	JEDEC 基本フラッシュパラメーター DWORD 18	00h	ビット 31:24=00h ビット 23=1b=JEDEC SPI プロトコルリセットを JESD252 に記載のとおりに実装
146h		00h	ビット 22:18=01111h
147h		BCh	ビット 17:0=000h
		00h	

**Table 86 JEDEC SFDP Rev D パラメーター テーブル ( 続き )**

SFDP バイト アドレス	SFDP DWORD 名	データ	説明
148h	JEDEC 基本フラッシュパラメーター DWORD 19	00h	未対応
149h			
14Ah			
14Bh			
14Ch	JEDEC 基本フラッシュパラメーター DWORD 20	F7h	ビット 31:16= 未対応 =1111_1111_1111_1111b ビット 15:12=1111b=4S-4D-4D データストローブは未対応
14Dh		F5h	ビット 11:8=0101b=100MHz 4S-4D-4D
14Eh		FFh	ビット 7:4=1111b=4S-4S-4S データストローブは未対応
14Fh		FFh	ビット 0:3=0111b=166MHz 4S-4S-4S
150h	JEDEC 4 バイト アドレス命令パラメーター DWORD 1	7Bh	対応 =1、未対応 =0 ビット 31:25= 予約済み =1111_111b ビット 24=(1-8-8) ページプログラム コマンドに対応、命令 =8Eh=0b
t151h		92h	
152h		0Fh	
			ビット 23=(1-1-8) ページプログラム コマンドに対応、命令 =84h=0b ビット 22=(1-8-8) DTR 読み出しコマンドに対応、命令 =FDh=0b ビット 21=(1-8-8) 高速読み出しコマンドに対応、命令 =CCh=0b ビット 20=(1-1-8) 高速読み出しコマンドに対応、命令 =7Ch=0b ビット 19= 不揮発性個別セクタロック書き込みコマンドに対応、命令 =E3h=1b ビット 18= 不揮発性個別セクタロック読み出しコマンドに対応、命令 =E2h=1b ビット 17= 挥発性個別セクタ書き込みコマンドに対応、命令 =E1h=1b ビット 16= 挥発性個別セクタ読み出しコマンドに対応、命令 =E0h=1b
		FEh	ビット 15=(1-4-4) DTR 読み出しコマンドに対応、命令 =EEh=1b ビット 14=(1-2-2) DTR 読み出しコマンドに対応、命令 =BEh=0b ビット 13=(1-1-1) DTR 読み出しコマンドに対応、命令 =0Eh=0b ビット 12= 消去コマンドタイプ 4 に対応 =1b ビット 11= 消去コマンドタイプ 3 に対応 =0b ビット 10= 消去コマンドタイプ 2 に対応 =0b ビット 9= 消去コマンドタイプ 1 に対応 =1b ビット 8=(1-4-4) ページプログラム コマンドに対応、命令 =3Eh=0b
153h			ビット 7=(1-1-4) ページプログラム コマンドに対応、命令 =34h=0b ビット 6=(1-1-1) ページプログラム コマンドに対応、命令 =12h=1b ビット 5=(1-4-4) 高速読み出しコマンドに対応、命令 =Ec=1b ビット 4=(1-1-4) 高速読み出しコマンドに対応、命令 =6Ch=1b ビット 3=(1-2-2) 高速読み出しコマンドに対応、命令 =BCh=1b ビット 2=(1-1-2) 高速読み出しコマンドに対応、命令 =3Ch=0b ビット 1=(1-1-1) 高速読み出しコマンドに対応、命令 =0Ch=1b ビット 0=(1-1-1) 読み出しコマンドに対応、命令 =13h=1b
154h	JEDEC 4 バイト アドレス命令パラメーター DWORD 2	21h	ビット 31:24=D8h/DCh= 消去タイプ 4 用命令
155h		FFh	ビット 23:16= 消去タイプ 3 用命令 : RFU
156h		FFh	ビット 15:8= 消去タイプ 2 用命令 : RFU
157h		DCh	ビット 7:0=20h/21h= 消去タイプ 1 用命令
158h	ステータス、制御、コンフィギュレーションレジスタマップ DWORD 1	00h	ビット 31:0= 挥発性レジスタ用アドレスオフセット =00800000h
159h		00h	
15Ah		80h	
15Bh		00h	
15Ch	ステータス、制御、コンフィギュレーションレジスタマップ DWORD 2	00h	ビット 31:0= 不揮発性レジスタ用アドレスオフセット =00000000h
15Dh		00h	
15Eh		00h	
15Fh		00h	

Table 86 JEDEC SFDP Rev D パラメーター テーブル ( 続き )

SFDP バイト アドレス	SFDP DWORD 名	データ	説明
160h	ステータス、制御、コンフィギュレーションレジスタマップ DWORD 3	C0h	ビット 31=一部(またはすべての)レジスタでサポートされる汎用アドレス指定可能ステータス / 制御レジスタ読み出しコマンド =1b
161h		FFh	ビット 30=一部(またはすべての)レジスタでサポートされる汎用アドレス指定可能ステータス / 制御レジスタ書き込みコマンド =1b
162h		C3h	ビット 29:28=汎用アドレス指定可能ステータス / 制御レジスタ読み出し / 書き込みコマンドで使用されるアドレス バイト数 =3 バイト(デフォルト)=10b ビット 27:26=この DWORD のビット 3:0 で定義されたビット数を使用 =10b ビット 25:22=(2S-2S-2S) モードでの汎用アドレス指定可能ステータス / 制御レジスタ読み出しコマンドのダミー サイクル数は未対応 =1111b ビット 21:18=(4S-4S-4S) モードでの汎用アドレス指定可能ステータス / 制御レジスタ読み出しコマンドのダミー サイクル数 =1=0000b ビット 17:14=(4S-4D-4D) モードでの汎用アドレス指定可能ステータス / 制御レジスタ読み出しコマンドのダミー サイクル数は未対応 =1111b ビット 13:10=(8S-8S-8S) モードでの汎用アドレス指定可能ステータス / 制御レジスタ読み出しコマンドのダミー サイクル数は未対応 =1111b ビット 9:6=(8D-8D-8D) モードでの汎用アドレス指定可能ステータス / 制御レジスタ読み出しコマンドのダミー サイクル数は未対応 =1111b ビット 5:4=予約済み =00b ビット 3:0=(1S-1S-1S) モードでの揮発性レジスタ用の汎用アドレス指定可能ステータス / 制御レジスタ読み出しコマンドのダミー サイクル数 =0000b
163h		EBh	
164h	ステータス、制御、コンフィギュレーションレジスタマップ DWORD 4	C8h	ビット 31=一部(またはすべての)レジスタでサポートされる不揮発性レジスタ用の汎用アドレス指定可能ステータス / 制御レジスタ読み出しコマンド =1b
165h		FFh	ビット 30=一部(またはすべての)レジスタでサポートされる不揮発性レジスタ用の汎用アドレス指定可能ステータス / 制御レジスタ書き込みコマンド =1b
166h		E3h	ビット 29:28=不揮発性レジスタ用の汎用アドレス指定可能ステータス / 制御レジスタ読み出し / 書き込みコマンドで使用されるアドレス バイト数 =3 バイト(デフォルト)=10b ビット 27:26=(1S-1S-1S) モードでの不揮発性レジスタ用の汎用アドレス指定可能ステータス / 制御レジスタ読み出しコマンドで使用されるダミー バイト数は未対応 =10b ビット 25:22=(2S-2S-2S) モードでの汎用アドレス指定可能ステータス / 制御レジスタ読み出しコマンドのダミー サイクル数は未対応 =1111b ビット 21:18=(4S-4S-4S) モードでの汎用アドレス指定可能ステータス / 制御レジスタ読み出しコマンドのダミー サイクル数 =1=1000b ビット 17:14=(4S-4D-4D) モードでの汎用アドレス指定可能ステータス / 制御レジスタ読み出しコマンドのダミー サイクル数は未対応 =1111b ビット 13:10=(8S-8S-8S) モードでの汎用アドレス指定可能ステータス / 制御レジスタ読み出しコマンドのダミー サイクル数は未対応 =1111b ビット 9:6=(8D-8D-8D) モードでの汎用アドレス指定可能ステータス / 制御レジスタ読み出しコマンドのダミー サイクル数は未対応 =1111b ビット 5:4=予約済み =00b ビット 3:0=(1S-1S-1S) モードでの不揮発性レジスタ用の汎用アドレス指定可能ステータス / 制御レジスタ読み出しコマンドのダミー サイクル数 =1000b
167h		EBh	
168h	ステータス、制御、コンフィギュレーションレジスタマップ DWORD 5	00h	ビット 7:0=書き込みアクセスに使用されるコマンド =読み出し専用 =00h
169h		65h	ビット 15:8=読み出しアクセスに使用されるコマンド =65h
16Ah		00h	ビット 23:16=WIP があるレジスタ アドレス =00h ( 挥発性ステータス レジスタ 1)
16Bh	ステータス、制御、コンフィギュレーションレジスタマップ DWORD 6	90h	ビット 31=書き込み進行中 (WIP) ビットに対応 =1b ビット 30=書き込み進行中の極性 (WIP=1: 書き込みが進行中 )=0b ビット 29=予約済み =0b ビット 28=アドレスを使用するコマンドでビットをセット / クリア =1b ビット 27=未対応 =0b ビット 26:24=レジスタの WIP ビットの位置 =ビット [0]=000b
16Ch		06h	ビット 7:0=書き込みアクセスに使用されるコマンド =06h
16Dh		05h	ビット 15:8=読み出しアクセスに使用されるコマンド =05h
16Eh		00h	ビット 23:16=WEL があるレジスタ アドレス =00h ( 挥発性ステータス レジスタ 1)
16Fh	ステータス、制御、コンフィギュレーションレジスタマップ DWORD 6	A1h	ビット 31=書き込みイネーブル (WEL) ビットに対応 =1b ビット 30=書き込みイネーブルの極性 (WEL=1: 書き込みが進行中 )=0b ビット 29=書き込みコマンドは WEL ビットをセットする直接コマンド =1b ビット 28=WEL ビットをセットする直接コマンドでビットにアクセス =0b ビット 27=WEL ビットのローカル アドレスはアドレスの最後のバイトにある =0b ビット 26:24=レジスタの WEL ビットの位置 =ビット [1]=001b
170h		00h	ビット 7:0=書き込みアクセスに使用されるコマンド =読み出し専用 =00h= 読み出し専用
171h		65h	ビット 15:8=読み出しアクセスに使用されるコマンド =65h
172h	ステータス、制御、コンフィギュレーションレジスタマップ DWORD 7	00h	ビット 23:16=消去エラーがあるレジスタ アドレス =00h
173h		96h	ビット 31=プログラム エラー ビットに対応 =1b ビット 30=正極性 ( プログラム エラー =0: エラー無し、プログラム エラー =1: 前回のプログラム動作でエラーがあった )=0b ビット 29=デバイスはプログラム エラーと消去エラーに対して別々のビットを持つ =0b ビット 28=アドレスを使用するコマンドでビットをセット / クリア =1b ビット 27=予約済み =0b ビット 26:24=レジスタのプログラム エラー ビットの位置 =ビット [6]=110b

**Table 86 JEDEC SFDP Rev D パラメーター テーブル ( 続き )**

SFDP バイト アドレス	SFDP DWORD 名	データ	説明
174h	ステータス、制御、コンフィギュレーションレジスタマップ DWORD 8	00h	ビット 7:0= 書き込みアクセスに使用されるコマンド = 読み出し専用 =00h= 読み出し専用
175h		65h	ビット 15:8= 読み出しアクセスに使用されるコマンド =65h
176h		00h	ビット 23:16= 消去エラーがあるレジスタ アドレス =00h
177h	ステータス、制御、コンフィギュレーションレジスタマップ DWORD 8	95h	ビット 31= 消去エラー ビットに対応 =1b ビット 30= 正極性 ( 消去エラー =0: エラー無し、消去エラー =1: 前回の消去動作でエラーがあった )=0b ビット 29= デバイスはプログラム エラーと消去エラーに対して別々のビットを持つ =0b ビット 28= アドレスを使用するコマンドでビットをセット / クリア =1b ビット 27= 予約済み =0b ビット 26:24= レジスタの消去エラー ビットの位置 = ビット [5]=101b
178h		71h	ビット 7:0= 書き込みアクセスに使用されるコマンド =71h
179h	ステータス、制御、コンフィギュレーションレジスタマップ DWORD 9	65h	ビット 15:8= 読み出しアクセスに使用されるコマンド =65h
17Ah		03h	ウェイトステート ビットがあるレジスタ アドレス =800003h ( 振発性コンフィギュレーション レジスタ 2 )
17Bh		D0h	ビット 31= 可変ダミー サイクル数に対応 =1b ビット 30:29= ウェイトステート設定に使用される物理ビット数、4 ビット =10b ビット 28= アドレスを使用するコマンドでビットをセット / クリア =1b ビット 27= 最後のアドレスでの可変ダミー サイクル設定ビット用のローカル アドレス =0b ビット 26:24= レジスタの LSB 物理ビットの位置 = ビット [0]=000b
17Ch	ステータス、制御、コンフィギュレーションレジスタマップ DWORD 10	71h	ビット 7:0= 書き込みアクセスに使用されるコマンド =71h
17Dh		65h	ビット 15:8= 読み出しアクセスに使用されるコマンド =65h
17Eh		03h	ウェイトステート ビットがあるレジスタ アドレス =03h ( 不揮発性コンフィギュレーション レジスタ 2 )
17Fh	ステータス、制御、コンフィギュレーションレジスタマップ DWORD 10	D0h	ビット 31= 可変ダミー サイクル数に対応 =1b ビット 30:29= ウェイトステート設定に使用される物理ビット数、4 ビット =10b ビット 28= アドレスを使用するコマンドでビットをセット / クリア =1b ビット 27= 最後のアドレスでの可変ダミー サイクル設定ビット用のローカル アドレス =0b ビット 26:24= レジスタの LSB 物理ビットの位置 = ビット [0]=000b
180h		00h	ビット 31=30 ダミー サイクルに対応 =0b
181h	ステータス、制御、コンフィギュレーションレジスタマップ DWORD 11	00h	ビット 30:26=30 ダミー サイクル設定に使用されるビット パターン =00000b
182h		00h	ビット 25=28 ダミー サイクルに対応 =0b
183h		00h	ビット 24:20=28 ダミー サイクル設定に使用されるビット パターン =00000b
184h		B0h	ビット 19=26 ダミー サイクルに対応 =0b
185h		2Eh	ビット 18:14=26 ダミー サイクル設定に使用されるビット パターン =00000b
186h	ステータス、制御、コンフィギュレーションレジスタマップ DWORD 12	00h	ビット 13=24 ダミー サイクルに対応 =0b
187h		00h	ビット 12:8=24 ダミー サイクル設定に使用されるビット パターン =00000b
188h		88h	ビット 7=22 ダミー サイクルに対応 =0b
189h		A4h	ビット 6:2=22 ダミー サイクル設定に使用されるビット パターン =00000b
18Ah		89h	ビット 1:0= 予約済み =00b
18Bh	ステータス、制御、コンフィギュレーションレジスタマップ DWORD 13	AAh	ビット 31=20 ダミー サイクルに対応 =0b ビット 30:26=20 ダミー サイクル設定に使用されるビット パターン =00000b ビット 25=18 ダミー サイクルに対応 =0b ビット 24:20=18 ダミー サイクル設定に使用されるビット パターン =00000b ビット 19=16 ダミー サイクルに対応 =0b ビット 18:14=16 ダミー サイクル設定に使用されるビット パターン =00000b ビット 13=14 ダミー サイクルに対応 =0b ビット 12:8=14 ダミー サイクル設定に使用されるビット パターン =01110b ビット 7=12 ダミー サイクルに対応 =1b ビット 6:2=12 ダミー サイクル設定に使用されるビット パターン =01100b ビット 1:0= 予約済み =00b
18Ch		71h	ビット 7:0= 書き込みアクセスに使用されるコマンド =71h
18Dh		65h	ビット 15:8= 読み出しアクセスに使用されるコマンド =65h
18Eh		03h	ウェイトステート ビットがあるレジスタ アドレス =800003h ( 振発性コンフィギュレーション レジスタ 2 )
18Fh		96h	ビット 31= 振発性レジスタ QPI モード イネーブルに対応 =1b ビット 30=QPI モード イネーブル ビット の極性 ( 正の QPI モード ビット =1: 有効 )=0b ビット 29= 予約済み =0b ビット 28= アドレスを使用するコマンドでビットをセット / クリア =1b ビット 27= 最後のアドレスでの可変ダミー サイクル設定ビット用のローカル アドレス =0b ビット 26:24= レジスタの QPI モード イネーブル ビット の位置 = ビット [6]=110b

Table 86 JEDEC SFDP Rev D パラメーター テーブル ( 続き )

SFDP バイト アドレス	SFDP DWORD 名	データ	説明
190h	ステータス、 制御、コンフィ ギュレーション レジスタマップ DWORD 15	71h	ピット 7:0= 書き込みアクセスに使用されるコマンド =71h
191h		65h	ピット 15:8= 読み出しアクセスに使用されるコマンド =65h
192h		03h	ウェイトステートピットがあるレジスタアドレス =03h ( 不揮発性コンフィギュレーションレジスタ 2)
193h		96h	ピット 31= 不揮発性 QPI モードイネーブルに対応 =1b ピット 30=QPI モードイネーブルピットの極性 ( 正の QPI モードピット =1: 有効 )=0b ピット 29= 予約済み =0b ピット 28= アドレスを使用するコマンドでピットをセット / クリア =1b ピット 27= 最後のアドレスでの可変ダミーサイクル設定ピット用のローカルアドレス =0b ピット 26:24= レジスタの QPI モードイネーブルピットの位置 = ピット [6]=110b
194h	ステータス、 制御、コンフィ ギュレーション レジスタマップ DWORD 16	00h	未対応
195h		00h	
196h		00h	
197h		00h	
198h	ステータス、 制御、コンフィ ギュレーション レジスタマップ DWORD 17	00h	
199h		00h	
19Ah		00h	
19Bh		00h	
19Ch	ステータス、 制御、コンフィ ギュレーション レジスタマップ DWORD 18	00h	未対応
19Dh		00h	
19Eh		00h	
19Fh		00h	
1A0h	ステータス、 制御、コンフィ ギュレーション レジスタマップ DWORD 19	00h	
1A1h		00h	
1A2h		00h	
1A3h		00h	
1A4h	ステータス、 制御、コンフィ ギュレーション レジスタマップ DWORD 20	00h	未対応
1A5h		00h	
1A6h		00h	
1A7h		00h	
1A8h	ステータス、 制御、コンフィ ギュレーション レジスタマップ DWORD 21	00h	
1A9h		00h	
1AAh		00h	
1ABh		00h	
1ACh	ステータス、 制御、コンフィ ギュレーション レジスタマップ DWORD 22	00h	未対応
1ADh		00h	
1AEh		00h	
1AFh		00h	
1B0h	ステータス、 制御、コンフィ ギュレーション レジスタマップ DWORD 23	00h	
1B1h		00h	
1B2h		00h	
1B3h		00h	
1B4h	ステータス、 制御、コンフィ ギュレーション レジスタマップ DWORD 24	00h	未対応
1B5h		00h	
1B6h		00h	
1B7h		00h	
1B8h	ステータス、 制御、コンフィ ギュレーション レジスタマップ DWORD 25	00h	
1B9h		00h	
1BAh		00h	
1BBh		00h	

**Table 86 JEDEC SFDP Rev D パラメーター テーブル ( 続き )**

SFDP バイト アドレス	SFDP DWORD 名	データ	説明
1BCh	ステータス、制御、コンフィギュレーションレジスタマップ DWORD 26	71h	ビット 7:0= 書き込みアクセスに使用されるコマンド =71h
1BDh		65h	ビット 15:8= 読み出しアクセスに使用されるコマンド =65h
1BEh		05h	出力駆動強度の揮発性ビットがあるレジスタアドレス =800005h ( 挥発性コンフィギュレーションレジスタ 4)
1BFh	DWORD 26	D5h	ビット 31:30= 出力駆動強度設定に使用される物理ビット数 =3 ビット =11b ビット 29= 予約済み =0b ビット 28= アドレスを使用するコマンドでビットをセット / クリア =1b ビット 27= 未対応 =0b ビット 26:24= レジスタの最下位出力駆動強度ビットの位置 = ビット [5]=101b
1C0h		71h	ビット 7:0= 書き込みアクセスに使用されるコマンド =71h
1C1h	DWORD 27	65h	ビット 15:8= 読み出しアクセスに使用されるコマンド =65h
1C2h		05h	出力駆動強度の揮発性ビットがあるレジスタアドレス =05h ( 不揮発性コンフィギュレーションレジスタ 4)
1C3h		D5h	ビット 31:30= 出力駆動強度設定に使用される物理ビット数 =3 ビット =11b ビット 29= 予約済み =0b ビット 28= アドレスを使用するコマンドでビットをセット / クリア =1b ビット 27= 未対応 =0b ビット 26:24= レジスタの最下位出力駆動強度ビットの位置 = ビット [5]=101b
1C4h	DWORD 28	00h	ビット 7:0= 予約済み =00h
1C5h		00h	ビット 15:8= 予約済み =00h
1C6h		A0h	ビット 31:29= ドライバタイプ 0 に対応するためのビットパターン =45Ω=000b ビット 28:26= ドライバタイプ 1 に対応するためのビットパターン =30Ω=101b ビット 25:23= ドライバタイプ 2 に対応するためのビットパターン =60Ω=011b ビット 22:20= ドライバタイプ 3 に対応するためのビットパターン =90Ω=010b ビット 19:17= ドライバタイプ 4 に対応するためのビットパターン =未対応 =000b ビット 16= 予約済み =0b
1C7h		15h	

### セクタマップパラメーター テーブルの注意事項

**Table 87** は、デバイスアドレスマップの設定方法を識別する手段となり、対応されている各コンフィギュレーションのセクタマップを提供します。アドレスマップの選択に影響を与える関連コンフィギュレーションレジスタビットを読み出す一連のコマンドを定義することで行います。1つ以上のコンフィギュレーションビットを読み出す必要がある場合、すべてのビットは現行のアドレスマップを選択するためのインデックス値に連結されます。

- デバイスのセクタマップコンフィギュレーションを識別するために、以下のコンフィギュレーションビットを MSb から LSb への順で読み出してコンフィギュレーションマップインデックス値を形成します。
- CFR3V[3]: 0= ハイブリッド アーキテクチャ、1= ユニフォーム アーキテクチャ
  - CFR1V[6]: 0= グループ化される 4KB パラメーター、1= 最上部と最下部の間で分割される 4KB セクタ
  - CFR1V[2]: 0= 最下部にある 4KB パラメーター セクタ、1= 最上部にある 4KB セクタ
  - いくつかのコンフィギュレーションビット値のためその他のコンフィギュレーションビット値が該当無し(ドントケア)となることがあるため、インデックス値のすべてのあり得る組合せが有効なアドレスマップを定義するわけではありません。SFDP セクタマップパラメーター テーブルは選択されたコンフィギュレーションビット組合せのみに対応します ([Table 88](#) を参照してください)。SFDP パラメーター テーブルを使用してセクタマップを定義するとき、その他の組合せはセクタアドレスマップの設定に使用しないでください。対応されているインデックス値の組合せは次のとおりです。

**Table 87 セクタマップパラメーター**

CFR3V[3]	CFR1V[6]	CFR1V[2]	インデックス値	説明
0	0	0	00h	最下部にある 4KB セクタおよび残りの 256KB セクタ
0	0	1	01h	最上部にある 4KB セクタおよび残りの 256KB セクタ
0	1	0	02h	最上部と最下部の間で分割される 4KB セクタおよび残りの 256KB セクタ
1	0	0	04h	ユニフォーム 256KB セクタ

**Table 88 JEDEC SFDP レビジョン D、セクタマップパラメーター テーブル**

SFDP	SFDP DWORD 名	データ	説明
1C8h	JEDEC セクタマップパラメーター DWORD 1 コンフィギュレーション検出 1	FCh	コンフィギュレーション検出 1: ユニフォーム 256 KB セクタまたはハイブリッド セクタ ビット 31:24= データマスク読み出し =0000_1000b; UNHYS A 値のデータバイトのビット 3 を選択します。 0=4 KB パラメーター セクタのあるハイブリッドマップ 1= ユニフォーム マップ
1C9h		65h	ビット 23:22= コンフィギュレーション検出コマンドのアドレス長 =11b: 可変長 ビット 21:20=RFU=11b
1CAh		FFh	ビット 19:16= コンフィギュレーション検出コマンド レイテンシ =1111b: 可変レイテンシ ビット 15:8= コンフィギュレーション検出命令 =65h: 任意レジスタ読み出し ビット 7:2=RFU=111111b ビット 1= コマンドディスクリプタ =0 ビット 0= 終了ディスクリプタではない =0
1CBh		08h	
1CCh	JEDEC セクタマップパラメーター DWORD 2 コンフィギュレーション検出 1	04h	ビット 31:0= コンフィギュレーション レジスタ 3 のアドレス値 (ビット 3)=00800004h
1CDh		00h	
1CEh		80h	
1CFh		00h	
1D0h	JEDEC セクタマップパラメーター DWORD 3 コンフィギュレーション検出 2	FCh	コンフィギュレーション検出 2: 最上部と最下部の間の 4 KB ハイブリッド セクタの分割 ビット 31:24= データマスク読み出し =0100_0000b; SP4KBS 値のデータバイトのビット 6 を選択します。
1D1h		65h	0=4 KB パラメーター セクタはグループ化されます。 1=4 KB パラメーター セクタは上位アドレスと下位アドレスの間で分割されます。
1D2h		FFh	ビット 23:22= コンフィギュレーション検出コマンドのアドレス長 =11b: 可変長 ビット 21:20=RFU=11b ビット 19:16= コンフィギュレーション検出コマンド レイテンシ =1111b: 可変レイテンシ ビット 15:8= コンフィギュレーション検出命令 =65h: 任意レジスタ読み出し ビット 7:2=RFU=111111b ビット 1= コマンドディスクリプタ =0 ビット 0= 終了ディスクリプタではない =0
1D3h		40h	
1D4h	JEDEC セクタマップパラメーター DWORD 4 コンフィギュレーション検出 2	02h	ビット 31:0= コンフィギュレーション レジスタ 1 のアドレス値 (ビット 6)=00800002h
1D5h		00h	
1D6h		80h	
1D7h		00h	
1D8h	JEDEC セクタマップパラメーター DWORD 5 コンフィギュレーション検出 3	FDh	コンフィギュレーション検出 3: 最上部または最下部にある 4 KB ハイブリッド セクタ ビット 31:24= データマスク読み出し =0000_0100b; TB4KBS 値のデータバイトのビット 2 を選択します。
1D9h		65h	0=4 KB パラメーター セクタは最下部にあります。 1=4 KB パラメーター セクタは最上部にあります。
1DAh		FFh	ビット 23:22= コンフィギュレーション検出コマンドのアドレス長 =11b: 可変長 ビット 21:20=RFU=11b ビット 19:16= コンフィギュレーション検出コマンド レイテンシ =1111b: 可変レイテンシ ビット 15:8= コンフィギュレーション検出命令 =65h: 任意レジスタ読み出し ビット 7:2=RFU=111111b ビット 1= コマンドディスクリプタ =0 ビット 0= 終了コマンドディスクリプタ =1
1DBh		04h	
1DCh	JEDEC セクタマップパラメーター DWORD 6 コンフィギュレーション検出 3	02h	ビット 31:0= コンフィギュレーション レジスタ 1 のアドレス値 (ビット 2)=00800002h
1DDh		00h	
1DEh		80h	
1DFh		00h	
1E0h	JEDEC セクタマップパラメーター DWORD 7 コンフィギュレーション 0 ヘッダ	FEh	コンフィギュレーションインデックス 00h: 最下部にある 4 KB セクタおよび残りの 256 KB セクタ ビット 31:24=RFU=FFh
1E1h		00h	ビット 23:16= 領域カウント (DWORD 数 -1)=02h: 3 つの領域
1E2h		02h	ビット 15:8= コンフィギュレーション ID=00h: 最下部にある 4 KB セクタおよび残りの 256 KB セクタ
1E3h		FFh	ビット 7:2=RFU=111111b ビット 1= マップディスクリプタ =1 ビット 0= 終了ディスクリプタではない =0
1E4h	JEDEC セクタマップパラメーター DWORD 8 コンフィギュレーション 0 領域 0	F1h	領域 0: 4 KB セクタ ビット 31:8= 領域サイズ (32 の 4 KB セクタ) =0001FFh: 256 バイト単位のカウント -1 としての領域サイズ =32x4 KB セクタ =128 KB, カウント =128 KB/256=512, 値 = カウント -1=512-1=511=1FFh
1E5h		FFh	ビット 7:4=RFU=Fh, 消去タイプ未対応 =0/ 対応 =1
1E6h		01h	ビット 3= 消去タイプ 4 対応 =0b -- 消去タイプ 4 は 256 KB 消去であり、4 KB セクタ領域では未対応です。
1E7h		00h	ビット 2= 消去タイプ 3 対応 =0b -- 消去タイプ 3 は未定義です。 ビット 1= 消去タイプ 2 対応 =0b -- 消去タイプ 2 は未定義です。 ビット 0= 消去タイプ 1 対応 =1b -- 消去タイプ 1 は 4 KB 消去であり、4 KB セクタ領域で対応されます。
1E8h	JEDEC セクタマップパラメーター DWORD 9 コンフィギュレーション 0 領域 1	F8h	領域 1: 128 KB セクタ ビット 31:8= 領域サイズ =0001FFh: 256 バイト単位のカウント -1 としての領域サイズ =1x128 KB セクタ =128 KB, カウント =128 KB/256=512, 値 = カウント -1=512-1=511=1FFh
1E9h		FFh	ビット 7:4=RFU=Fh, 消去タイプは未対応 =0/ 対応 =1
1EAh		01h	ビット 3= 消去タイプ 4 対応 =1b -- 消去タイプ 4 は 256 KB 消去であり、128 KB セクタ領域で対応されます。
1EBh		00h	ビット 2= 消去タイプ 3 対応 =0b -- 消去タイプ 3 は未定義です。 ビット 1= 消去タイプ 2 対応 =0b -- 消去タイプ 2 は未定義です。 ビット 0= 消去タイプ 1 対応 =0b -- 消去タイプ 1 は 4 KB 消去であり、4 KB セクタ領域では未対応です。

**Table 88 JEDEC SFDP レビジョン D、セクタマップパラメーター テーブル ( 続き )**

SFDP	SFDP DWORD 名	データ	説明
1ECh	JEDEC セクタマップパラメーター DWORD 10 コンフィギュレーション 0 領域 2	F8h	領域 2: ユニフォーム 256 KB セクタ ビット 31:8=256 Mb デバイスの領域サイズ =01FBFFh: 128 バイト単位のカウント -1 としての領域サイズ =127x256 KB セクタ =32,512 KB、カウント =32,512 KB/256=130,048、値 = カウント -1=130,048-1=130047=01FBFFh ビット 31:8=512 Mb デバイスの領域サイズ =03FBFFh: 256 バイト単位のカウント -1 としての領域サイズ =255x256 KB セクタ =65,280 KB、カウント =65,280 KB/256=261,120、値 = カウント -1=261,120-1=261119=03FBFFh ビット 31:8=1 Gb デバイスの領域サイズ =07FBFFh: 256 バイト単位のカウント -1 としての領域サイズ =511x256 KB セクタ =130,816 KB、カウント =130,816 KB/256=523,364、値 = カウント -1=523,364-1=523263=07FBFFh ビット 7:4=RFU=Fh、消去タイプは未対応 =0/ 対応 =1 ビット 3= 消去タイプ 4 対応 =1b --- 消去タイプ 4 は 256 KB 消去であり、256 KB セクタ領域で対応されます。 ビット 2= 消去タイプ 3 対応 =0b --- 消去タイプ 3 は未定義です。 ビット 1= 消去タイプ 2 対応 =0b --- 消去タイプ 2 は未定義です。 ビット 0= 消去タイプ 1 対応 =0b --- 消去タイプ 1 は 4 KB 消去であり、256 KB セクタ領域では未対応です。
1EDh		FFh	
1EEh		FBh	
1EFh		01h (256 Mb) 03h (512 Mb) 07h (1 Gb)	
1F0h	JEDEC セクタマップパラメーター DWORD 11 コンフィギュレーション 3 ヘッダ	FEh	コンフィギュレーションインデックス 01h: 最上部にある 4 KB セクタおよび残りの 256 KB セクタ ビット 31:4=RFU=FFh
1F1h		01h	ビット 23:16= 領域カウント (DWORD 数 -1)=02h: 3 つの領域
1F2h		02h	ビット 15:8= コンフィギュレーション ID=01h: 最上部にある 4 KB セクタおよび残りの 256 KB セクタ ビット 7:2=RFU=111111b
1F3h		FFh	ビット 1= マップディスクリプタ =1 ビット 0= 終了ディスクリプタではない =0
1F4h	JEDEC セクタマップパラメーター DWORD 12 コンフィギュレーション 3 領域 0	F8h	領域 0: ユニフォーム 256 KB セクタ ビット 31:8=256 Mb デバイスの領域サイズ =01FBFFh: 128 バイト単位のカウント -1 としての領域サイズ =127x256 KB セクタ =32,512 KB、カウント =32,512 KB/256=130,048、値 = カウント -1=130,048-1=130047=01FBFFh ビット 31:8=512 Mb デバイスの領域サイズ =03FBFFh: 256 バイト単位のカウント -1 としての領域サイズ =255x256 KB セクタ =65,280 KB、カウント =65,280 KB/256=261,120、値 = カウント -1=261,120-1=261119=03FBFFh ビット 31:8=1 Gb デバイスの領域サイズ =07FBFFh: 256 バイト単位のカウント -1 としての領域サイズ =511x256 KB セクタ =130,816 KB、カウント =130,816 KB/256=523,264、値 = カウント -1=523,264-1=523263=07FBFFh ビット 7:4=RFU=Fh、消去タイプ未対応 =0/ 対応 =1 ビット 3= 消去タイプ 4 対応 =1b --- 消去タイプ 4 は 256 KB 消去であり、256 KB セクタ領域で対応されます。 ビット 2= 消去タイプ 3 対応 =0b --- 消去タイプ 3 は未定義です。 ビット 1= 消去タイプ 2 対応 =0b --- 消去タイプ 2 は未定義です。 ビット 0= 消去タイプ 1 対応 =0b --- 消去タイプ 1 は 4 KB 消去であり、256 KB セクタ領域では未対応です。
1F5h		FFh	
1F6h		FBh	
1F7h		01h (256 Mb) 03h (512 Mb) 07h (1 Gb)	
1F8h	JEDEC セクタマップパラメーター DWORD 13 コンフィギュレーション 3 領域 1	F8h	領域 1: 128 KB セクタ ビット 31:8= 領域サイズ =0001FFh: 256 バイト単位のカウント -1 としての領域サイズ =1x128 KB セクタ =128 KB、カウント =128 KB/256=512、値 = カウント -1=512-1=511=1FFh ビット 7:4=RFU=Fh、消去タイプは未対応 =0/ 対応 =1 ビット 3= 消去タイプ 4 対応 =1b --- 消去タイプ 4 は 256 KB 消去であり、128 KB セクタ領域で対応されます。 ビット 2= 消去タイプ 3 対応 =0b --- 消去タイプ 3 は未定義です。 ビット 1= 消去タイプ 2 対応 =0b --- 消去タイプ 2 は未定義です。 ビット 0= 消去タイプ 1 対応 =0b --- 消去タイプ 1 は 4 KB 消去であり、4 KB セクタ領域では未対応です。
1F9h		FFh	
1FAh		01h	
1FBh		00h	
1FCh	JEDEC セクタマップパラメーター DWORD 14 コンフィギュレーション 3 領域 2	F1h	領域 2: 4 KB セクタ ビット 31:8= 領域サイズ (32 の 4 KB セクタ) =0001FFh: 256 バイト単位のカウント -1 としての領域サイズ =32x4 KB セクタ =128 KB、カウント =128 KB/256=512、値 = カウント -1=512-1=511=1FFh ビット 7:4=RFU=Fh、消去タイプ未対応 =0/ 対応 =1 ビット 3= 消去タイプ 4 対応 =0b --- 消去タイプ 4 は 256 KB 消去であり、4 KB セクタ領域では未対応です。 ビット 2= 消去タイプ 3 対応 =0b --- 消去タイプ 3 は未定義です。 ビット 1= 消去タイプ 2 対応 =0b --- 消去タイプ 2 は未定義です。 ビット 0= 消去タイプ 1 対応 =1b --- 消去タイプ 1 は 4 KB 消去であり、4 KB セクタ領域で対応されます。
1FDh		FFh	
1FEh		01h	
1FFh		00h	
200h		FEh	コンフィギュレーションインデックス 02h: 最下部と最下部の間で分割される 4 KB セクタおよび残りの 256 KB セクタ ビット 31:4=RFU=FFh
201h	JEDEC セクタマップパラメーター DWORD 15 コンフィギュレーション 1 ヘッダ	02h	ビット 23:16= 領域カウント (DWORD 数 -1)=04h: 5 つの領域
202h		04h	ビット 15:8= コンフィギュレーション ID=02h: 最下部と最上部の間で分割される 4 KB セクタおよび残りの 256 KB セクタ ビット 7:2=RFU=111111b
203h		FFh	ビット 1= マップディスクリプタ =1 ビット 0= 終了ディスクリプタではない =0
204h		F1h	領域 0: 4 KB セクタ ビット 31:8= 領域サイズ (16×4 KB セクタ) =0000FFh: 256 バイト単位のカウント -1 としての領域サイズ =16x4 KB
205h	JEDEC セクタマップパラメーター DWORD 16 コンフィギュレーション 1 領域 0	FFh	セクタ =64 KB、カウント =64 KB/256=256、値 = カウント -1=256-1=255=FFh ビット 7:4=RFU=Fh、消去タイプ未対応 =0/ 対応 =1
206h		00h	ビット 3= 消去タイプ 4 対応 =0b --- 消去タイプ 4 は 256 KB 消去であり、4 KB セクタ領域では未対応です。 ビット 2= 消去タイプ 3 対応 =0b --- 消去タイプ 3 は未定義です。 ビット 1= 消去タイプ 2 対応 =0b --- 消去タイプ 2 は未定義です。 ビット 0= 消去タイプ 1 対応 =1b --- 消去タイプ 1 は 4 KB 消去であり、4 KB セクタ領域で対応されま
207h		00h	

**Table 88 JEDEC SFDP レビジョン D、セクタマップパラメーター テーブル (続き)**

SFDP	SFDP DWORD 名	データ	説明
208h	JEDEC セクタマップパラメーター DWORD 17 コンフィギュレーション 1 領域 1	F8h	領域 1: 192 KB セクタ ビット 31:8= 領域サイズ =0002FFh: 256 バイト単位のカウント -1 としての領域サイズ =1x192 KB セクタ =
209h		FFh	ビット 7:4=RFU=Fh、消去タイプは未対応 =0/ 対応 =1
20Ah		02h	192 KB、カウント =192 KB/256=768、値 = カウント -1=768-1=767=2FFh ビット 3= 消去タイプ 4 対応 =1b --- 消去タイプ 4 は 256 KB 消去であり、192 KB セクタ領域で対応されます。
20Bh		00h	ビット 2= 消去タイプ 3 対応 =0b --- 消去タイプ 3 は未定義です。 ビット 1= 消去タイプ 2 対応 =0b --- 消去タイプ 2 は未定義です。 ビット 0= 消去タイプ 1 対応 =0b --- 消去タイプ 1 は 4KB 消去であり、4 KB セクタ領域では未対応です。
20Ch	JEDEC セクタマップパラメーター DWORD 18 コンフィギュレーション 1 領域 2	F8h	領域 2: ユニフォーム 256 KB セクタ ビット 31:8=256 Mb デバイスの領域サイズ =01F7FFh:
20Dh		FFh	128 バイト単位のカウント -1 としての領域サイズ =128x256 KB セクタ =32,256 KB、カウント =32,256 KB/256=129,024、値 = カウント -1=129,024-1=129023=01F7FFh
20Eh		F7h	ビット 31:8=512 Mb デバイスの領域サイズ =03F7FFh:
20Fh		01h (256 Mb) 03h (512 Mb) 07h (1 Gb)	256 バイト単位のカウント ?1 としての領域サイズ =254x256 KB セクタ =65,024 KB、カウント =65,024 KB/256=260,096、値 = カウント -1=260,096-1=260,095=03F7FFh ビット 7:4=RFU=Fh、消去タイプは未対応 =0/ 対応 =1 ビット 3= 消去タイプ 4 対応 =1b --- 消去タイプ 4 は 256 KB 消去であり、256 KB セクタ領域で対応されます。 ビット 2= 消去タイプ 3 対応 =0b --- 消去タイプ 3 は未定義です。 ビット 1= 消去タイプ 2 対応 =0b --- 消去タイプ 2 は未定義です。 ビット 0= 消去タイプ 1 対応 =0b --- 消去タイプ 1 は 4 KB 消去であり、256 KB セクタ領域では未対応です。
210h	JEDEC セクタマップパラメーター DWORD 19 コンフィギュレーション 1 領域 3	F8h	領域 3: 192 KB セクタ ビット 31:8= 領域サイズ =0002FFh: 256 バイト単位のカウント -1 としての領域サイズ =1x192 KB セクタ =192 KB、カウント =192 KB/256=768、値 = カウント -1=768-1=767=2FFh
211h		FFh	ビット 7:4=RFU=Fh、消去タイプは未対応 =0/ 対応 =1
212h		02h	ビット 3= 消去タイプ 4 対応 =1b --- 消去タイプ 4 は 256 KB 消去であり、192 KB セクタ領域で対応されます。
213h		00h	ビット 2= 消去タイプ 3 対応 =0b --- 消去タイプ 3 は未定義です。 ビット 1= 消去タイプ 2 対応 =0b --- 消去タイプ 2 は未定義です。 ビット 0= 消去タイプ 1 対応 =0b --- 消去タイプ 1 は 4 KB 消去であり、4 KB セクタ領域では未対応です。
214h	JEDEC セクタマップパラメーター DWORD 20 コンフィギュレーション 1 領域 5	F1h	領域 5: 4 KB セクタ ビット 31:8= 領域サイズ (16x4 KB セクタ) =0000FFh: 256 バイト単位のカウント -1 としての領域サイズ =16x4 KB
215h		FFh	セクタ =64 KB、カウント =64 KB/256=256、値 = カウント -1=256-1=255=FFh
216h		00h	ビット 7:4=RFU=Fh、消去タイプ未対応 =0/ 対応 =1
217h		00h	ビット 3= 消去タイプ 4 対応 =0b --- 消去タイプ 4 は未定義です。 ビット 2= 消去タイプ 3 対応 =0b --- 消去タイプ 3 は 256 KB 消去であり、4 KB セクタ領域では未対応です。 ビット 1= 消去タイプ 2 対応 =0b --- 消去タイプ 2 は 64 KB 消去であり、未対応です。 ビット 0= 消去タイプ 1 対応 =1b --- 消去タイプ 1 は 4 KB 消去であり、4 KB セクタ領域で対応されます。
218h	JEDEC セクタマップパラメーター DWORD 21 コンフィギュレーション 4 ヘッダ	FFh	コンフィギュレーションインデックス 04h: ユニフォーム 256 KB セクタ ビット 31:24=RFU=FFh
219h		04h	ビット 23:16= 領域カウント (DWORD 数 -1) =00h: 1 つの領域
21Ah		00h	ビット 15:8= コンフィギュレーション ID=04h: ユニフォーム 256 KB セクタ
21Bh		FFh	ビット 7:2=RFU=111111b ビット 1= マップディスクリプタ =1 ビット 0= 終了マップディスクリプタ =1
21Ch	JEDEC セクタマップパラメーター DWORD 22 コンフィギュレーション 4 領域 0	F8h	領域 0: ユニフォーム 256 KB セクタ ビット 31:8=256 Mb デバイスの領域サイズ =01FFFFh:
21Dh		FFh	128 バイト単位のカウント -1 としての領域サイズ =128x256 KB セクタ =32,768 KB、カウント =32,768 KB/256=131,072、値 = カウント -1=131,072-1=131071=01FFFFh
21Eh		FFh	ビット 31:8=512 Mb デバイスの領域サイズ =03FFFFh:
21Fh		01h (256 Mb) 03h (512 Mb) 07h (1 Gb)	256 バイト単位のカウント -1 としての領域サイズ =256x256 KB セクタ =65,536 KB、カウント =65,536 KB/256=262,144、値 = カウント -1=262,144-1=262,143=3FFFh ビット 31:8=1 Gb デバイスの領域サイズ =07FFFFh: 256 バイト単位のカウント -1 としての領域サイズ =512x256 KB セクタ =131,072 KB、カウント =131,072 KB/256=524,288、値 = カウント -1=524,288-1=524,287=7FFFh ビット 7:4=RFU=Fh、消去タイプ未対応 =0/ 対応 =1 ビット 3= 消去タイプ 4 対応 =1b --- 消去タイプ 4 は 256 KB 消去であり、256 KB セクタ領域で対応されます。 ビット 2= 消去タイプ 3 対応 =0b --- 消去タイプ 3 は未定義です。 ビット 1= 消去タイプ 2 対応 =0b --- 消去タイプ 2 は未定義です。 ビット 0= 消去タイプ 1 対応 =0b --- 消去タイプ 1 は 4 KB 消去であり、256 KB セクタ領域では未対応です。

デバイス ID

## 9.2 メーカーおよびデバイス ID

Table 89 メーカーおよびデバイス ID


バイトアドレス	データ	説明
00h	34h	インフィニオンのメーカー ID
01h	2Ah (HL-T)/2Bh (HS-T)	デバイス ID の MSB - メモリインターフェースタイプ
02h	19h (256 Mb) / 1Ah (512 Mb) / 1Bh (1 Gb)	デバイス ID の LSB - 容量
03h	0Fh	ID 長 - 続くバイト数です。この値を 03h の現行位置に加えると、ID レガシー アドレス マップの最終の有効な位置のアドレスになります。
04h	03h (デフォルト コンフィギュレーション)	物理セクタ アーキテクチャ HS/L-T family はユニフォーム セクタに加えて 4 KB パラメーターセクタの有無を構成できます。 03h= ユニフォーム 256 KB セクタと 32 の 4 KB パラメーターセクタ
05h	90h (HL-T/HS-T ファミリ)	ファミリ ID

## 9.3 固有デバイス ID

Table 90 固有デバイス ID

バイトアドレス	データ	説明
00h ~ 07h	8 バイト固有デバイス ID	64 ビット固有 ID 番号

## 10 パッケージ図



SYMBOL	DIMENSIONS		
	MIN.	NOM.	MAX.
A	-	-	1.00
A1	0.20	-	-
D	8.00	BSC	
E	6.00	BSC	
D1	4.00	BSC	
E1	4.00	BSC	
MD	5		
ME	5		
N	24		
$\emptyset b$	0.35	0.40	0.45
eE	1.00	BSC	
eD	1.00	BSC	
SD	0.00	BSC	
SE	0.00	BSC	

## NOTES:

1. DIMENSIONING AND TOLERANCING METHODS PER ASME Y14.5M-1994.
2. ALL DIMENSIONS ARE IN MILLIMETERS.
3. BALL POSITION DESIGNATION PER JEP95, SECTION 3, SPP-020.
4. "e" REPRESENTS THE SOLDER BALL GRID PITCH.
5. SYMBOL "MD" IS THE BALL MATRIX SIZE IN THE "D" DIRECTION.  
SYMBOL "ME" IS THE BALL MATRIX SIZE IN THE "E" DIRECTION.  
N IS THE NUMBER OF POPULATED SOLDER BALL POSITIONS FOR MATRIX SIZE MD X ME.
6. DIMENSION "b" IS MEASURED AT THE MAXIMUM BALL DIAMETER IN A PLANE PARALLEL TO DATUM C.
7. "SD" AND "SE" ARE MEASURED WITH RESPECT TO DATUMS A AND B AND DEFINE THE POSITION OF THE CENTER SOLDER BALL IN THE OUTER ROW.  
WHEN THERE IS AN ODD NUMBER OF SOLDER BALLS IN THE OUTER ROW "SD" OR "SE" = 0.  
WHEN THERE IS AN EVEN NUMBER OF SOLDER BALLS IN THE OUTER ROW, "SD" = eD/2 AND "SE" = eE/2.
8. "+" INDICATES THE THEORETICAL CENTER OF DEPOPULATED BALLS.
9. A1 CORNER TO BE IDENTIFIED BY CHAMFER, LASER OR INK MARK, METALLIZED MARK INDENTATION OR OTHER MEANS.
10. JEDEC SPECIFICATION NO. REF: MO-234E

002-15550 \*B

Figure 85 24 ボール BGA (8.0 × 6.0 × 1.0 mm) パッケージ外形図 , 002-15550 (PG-BGA-24)




Figure 86 24 ボール BGA (8.0 × 8.0 × 1.0 mm) パッケージ外形図 , 002-22282 (PG-BGA-24)




Figure 87 16 リード SOIC (10.30 × 7.50 × 2.65 mm) パッケージ外形図 , 002-15547 (PG-DSO-16)





Figure 88 8 リード DFN (6.0×8.0×0.8 mm) 4.0×3.4 mm E-Pad (Sawn) パッケージ外形図 , 002-15552  
(PG-WSON-8)

注文情報

## 11 注文情報

注文製品番号は下記の有効な組合せで構成されます。



注

51. 詳細情報については、[www.infineon.com](http://www.infineon.com) にてパッキングおよびパッケージハンドブックを参照してください。

## 11.1 有効な組合せ – 標準グレード

**Table 91** に、量産対応が計画されているコンフィギュレーションを示します。ご使用になる組合せの有無、ならびに新たにリリースされる組合せは担当営業までお問い合わせください。

**Table 91 有効な組合せ – 標準グレード**

ベース注文製品番号	速度オプション	パッケージおよび材料	温度範囲	モデル番号	包装形態	注文製品番号 (x= 包装形態)	パッケージマーク	
S25HL512T	DP	BH	I、V	01	0、3	S25HL512TDPBHI01x	25HL512TPI01	
						S25HL512TDPBHV01x	25HL512TPV01	
		MH	I、V	01	0、1、3	S25HL512TDPMHI01x	25HL512TPI01	
	FA	NH	I、V	01		S25HL512TDPMHV01x	25HL512TPV01	
						S25HL512TDPNHI01x	2HL512TPI01	
		BH	I、V	01	0、3	S25HL512TFABHI01x	25HL512TFI01	
						S25HL512TFABHV01x	25HL512TFV01	
	FA	MH	I、V	01	0、1、3	S25HL512TFAMHI01x	25HL512TFI01	
						S25HL512TFAMHV01x	25HL512TFV01	
		NH	I、V	01	0、1、3	S25HL512TFANHI01x	2HL512TFI01	
						S25HL512TFANHV01x	2HL512TFV01	
S25HS512T	DP	BH	I、V	01	0、3	S25HS512TDPBHI01x	25HS512TPI01	
						S25HS512TDPBHV01x	25HS512TPV01	
		MH	I、V	01	0、1、3	S25HS512TDPMHI01x	25HS512TPI01	
	FA	NH	I、V	01		S25HS512TDPMHV01x	25HS512TPV01	
						S25HS512TDPNHI01x	2HS512TPI01	
		BH	V	01	0、3	S25HS512TDSBHV01x	25HS512TSV01	
			V	01	0、3	S25HS512TDSMHV01x	25HS512TSV01	
	FA	BH	I、V	01	0、3	S25HS512TFABHI01x	25HS512TFI01	
						S25HS512TFABHV01x	25HS512TFV01	
		MH	I、V	01	0、1、3	S25HS512TFAMHI01x	25HS512TFI01	
						S25HS512TFAMHV01x	25HS512TFV01	
S25HL01GT	DP	BH	I、V	03	0、3	S25HL01GTDPBHV03x	25HL01GTPV03	
						S25HL01GTDPBHI03x	25HL01GTPI03	
	FA	BH	I、V	03	0、3	S25HL01GTDPMHV01x	25HL01GTPV01	
						S25HL01GTDPMHI01x	25HL01GTPI01	
	FA	MH	I、V	01	0、1、3	S25HL01GTFABHV03x	25HL01GTFV03	
						S25HL01GTFABHI03x	25HL01GTFI03	
	FA	MH	I、V	01	0、1、3	S25HL01GTFAMHI01x	25HL01GTFI01	
						S25HL01GTFAMHV01x	25HL01GTFV01	
S25HS01GT	DP	BH	I、V	03	0、3	S25HS01GTDPBHI03x	25HS01GTPI03	
						S25HS01GTDPBHV03x	25HS01GTPV03	
	FA	MH	I、V	01	0、1、3	S25HS01GTDPMHI01x	25HS01GTPI01	
						S25HS01GTDPMHV01x	25HS01GTPV01	
S25HS01GT	FA	BH	I、V	03	0、3	S25HS01GTFABHI03x	25HS01GTFI03	
						S25HS01GTFABHV03x	25HS01GTFV03	
	FA	MH	I、V	01	0、1、3	S25HS01GTFAMHI01x	25HS01GTFI01	
						S25HS01GTFAMHV01x	25HS01GTFV01	

## 11.2 有効な組合せ – 車載用グレード /AEC-Q100

**Table 92** に、車載用グレード /AEC-Q100 の認定がされた、量産対応が計画されているコンフィギュレーションを示します。新しい組合せがリリースされると、表は更新されます。特定の組合せの有無、ならびに新たにリリースされる組合せは最寄りの販売代理店までお問い合わせください。

生産製品承認プロセス (PPAP) のサポートは AEC-Q100 グレード製品のみに提供されます。

ISO/TS-16949 準拠を必要とするエンドユース アプリケーションに使用される製品は PPAP に対応した AEC-Q100 グレード製品でなければいけません。非 AEC-Q100 グレード製品は ISO/TS-16949 要件に完全に準拠して製造または記載されていません。

また、AEC-Q100 グレード製品は ISO/TS-16949 準拠を必要としないエンドユース アプリケーションにも PPAP サポートなしで提供されます。

**Table 92 有効な組合せ – 車載用グレード /AEC-Q100**

ベース注文 製品番号	速度オプ ション	パッケージと 材料	温度範囲	モデル 番号	包装形態	注文製品番号 (x= 包装形態)	パッケージマーキング
S25HL512T	DP	BH	A、B、M	01	0、3	S25HL512TDPBHA01x	25HL512TPA01
						S25HL512TDPBHB01x	25HL512TPB01
						S25HL512TDPBHM01x	25HL512TPM01
		MH	A、B、M	01	0、1、3	S25HL512TDPMHA01x	25HL512TPA01
						S25HL512TDPMHB01x	25HL512TPB01
						S25HL512TDPMHM01x	25HL512TPM01
	FA	NH	A、B、M	01	0、1、3	S25HL512TDPNHA01x	2HL512TPA01
						S25HL512TDPNHB01x	2HL512TPB01
						S25HL512TDPNHM01x	2HL512TPM01
		BH	A、B、M	01	0、3	S25HL512TFABHA01x	25HL512TFA01
						S25HL512TFABHB01x	25HL512TFB01
						S25HL512TFABHM01x	25HL512TFM01
S25HS512T	DP	MH	A、B、M	01	0、1、3	S25HS512TFAMHA01x	25HL512TFA01
						S25HS512TFAMHB01x	25HL512TFB01
						S25HS512TFAMHM01x	25HL512TFM01
		NH	A、B、M	01	0、1、3	S25HS512TFANHA01x	2HL512TFA01
						S25HS512TFANHB01x	2HL512TFB01
						S25HS512TFANHM01x	2HL512TFM01
	FA	BH	A、B、M	01	0、3	S25HS512TDPBHA01x	25HS512TPA01
						S25HS512TDPBHB01x	25HS512TPB01
						S25HS512TDPBHM01x	25HS512TPM01
		MH	A、B、M	01	0、3	S25HS512TDPMHA01x	25HS512TPA01
						S25HS512TDPMHB01x	25HS512TPB01
						S25HS512TDPMHM01x	25HS512TPM01
		NH	A、B、M	01	0、3	S25HS512TDPNHA01x	2HS512TPA01
						S25HS512TDPNHB01x	2HS512TPB01
						S25HS512TDPNHM01x	2HS512TPM01
		FA	BH	A、B、M	01	S25HS512TFABHA01x	25HS512TFA01
						S25HS512TFABHB01x	25HS512TFB01
						S25HS512TFABHM01x	25HS512TFM01

注文情報

Table 92 有効な組合せ – 車載用グレード /AEC-Q100 ( 続き )

ベース注文 製品番号	速度オプ ション	パッケージと 材料	温度範囲	モデル 番号	包装形態	注文製品番号 (x= 包装形態 )	パッケージマーキング	
S25HS512T	FA	MH	A、B、M	01	0、1、3	S25HS512TFAMHA01x	25HS512TFA01	
						S25HS512TFAMHB01x	25HS512TFB01	
		NH	A、B、M			S25HS512TFAMHM01x	25HS512TFM01	
	DP			01	0、1、3	S25HS512TFANHA01x	2HS512TFA01	
						S25HS512TFANHB01x	2HS512TFB01	
						S25HS512TFANHM01x	2HS512TFM01	
S25HL01GT	DP	BH	A、B、M	03	0、3	S25HL01GTDPBHA03x	25HL01GTPA03	
						S25HL01GTDPBHB03x	25HL01GTPB03	
						S25HL01GTDPBHM03x	25HL01GTPM03	
		MH	A、B、M	01	0、1、3	S25HL01GTDPMHA01x	25HL01GTPA01	
						S25HL01GTDPMHB01x	25HL01GTPB01	
						S25HL01GTDPMHM01x	25HL01GTPM01	
	FA	BH	A、B、M	03	0、3	S25HL01GTFABHA03x	25HL01GTFA03	
						S25HL01GTFABHB03x	25HL01GTFB03	
						S25HL01GTFABHM03x	25HL01GTFM03	
		MH	A、B、M	01	0、1、3	S25HL01GTFAMHA01x	25HL01GTFA01	
						S25HL01GTFAMHB01x	25HL01GTFB01	
						S25HL01GTFAMHM01x	25HL01GTFM01	
S25HS01GT	DP	BH	A、B、M	03	0、3	S25HS01GTDPBHA03x	25HS01GTPA03	
						S25HS01GTDPBHB03x	25HS01GTPB03	
						S25HS01GTDPBHM03x	25HS01GTPM03	
		MH	A、B、M	01	0、1、3	S25HS01GTDPMHA01x	25HS01GTPA01	
						S25HS01GTDPMHB01x	25HS01GTPB01	
						S25HS01GTDPMHM01x	25HS01GTPM01	
	FA	BH	A、B、M	03	0、3	S25HS01GTFABHA03x	25HS01GTFA03	
						S25HS01GTFABHB03x	25HS01GTFB03	
						S25HS01GTFABHM03x	25HS01GTFM03	
		MH	A、B、M	01	0、1、3	S25HS01GTFAMHA01x	25HS01GTFA01	
						S25HS01GTFAMHB01x	25HS01GTFB01	
						S25HS01GTFAMHM01x	25HS01GTFM01	

## 改訂履歴

版数	発行日	変更内容
**	2018-07-18	これは英語版 002-12345 Rev. *I を翻訳した日本語版 Rev. ** です。
*A	2019-07-10	これは英語版 002-12345 Rev. *O を翻訳した日本語版 Rev. *A です。
*B	2020-04-07	これは英語版 002-12345 Rev. *W を翻訳した日本語版 Rev. *B です。
*C	2020-05-28	これは英語版 002-12345 Rev. *X を翻訳した日本語版 Rev. *C です。
*D	2022-10-26	これは英語版 002-12345 Rev. AA を翻訳した日本語版 Rev. *D です。
*E	2023-05-12	これは英語版 002-12345 Rev. AB を翻訳した日本語版 Rev. *E です。
*F	2023-09-21	これは英語版 002-12345 Rev. AC を翻訳した日本語版 Rev. *F です。

## Trademarks

All referenced product or service names and trademarks are the property of their respective owners.

**Edition 2023-09-21**

**Published by**

**Infineon Technologies AG  
81726 Munich, Germany**

**© 2023 Infineon Technologies AG.  
All Rights Reserved.**

**Do you have a question about this  
document?**

**Email:**

[erratum@infineon.com](mailto:erratum@infineon.com)

**Document reference  
002-23660 Rev. \*F**

## 重要事項

本文書に記載された情報は、いかなる場合も、条件または特性の保証とみなされるものではありません（「品質の保証」）。

本文に記された一切の事例、手引き、もしくは一般的な価値、および／または本製品の用途に関する一切の情報に關し、インフィニオンテクノロジーズ（以下、「インフィニオン」）はここに、第三者の知的所有権の不侵害の保証を含むがこれに限らず、あらゆる種類の一切の保証および責任を否定いたします。

さらに、本文書に記載された一切の情報は、お客様の用途におけるお客様の製品およびインフィニオン製品の一切の使用に關し、本文書に記載された義務ならびに一切の関連する法的要件、規範、および基準をお客様が遵守することを条件としています。

本文書に含まれるデータは、技術的訓練を受けた従業員のみを対象としています。本製品の対象用途への適合性、およびこれら用途に関連して本文書に記載された製品情報の完全性についての評価は、お客様の技術部門の責任にて実施してください。

## 警告事項

技術的要件に伴い、製品には危険物質が含まれる可能性があります。当該種別の詳細については、インフィニオンの最寄りの営業所までお問い合わせください。

インフィニオンの正式代表者が署名した書面を通じ、インフィニオンによる明示の承認が存在する場合を除き、インフィニオンの製品は、当該製品の障害またはその使用に関する一切の結果が、合理的に人的傷害を招く恐れのある一切の用途に使用することはできないこと予めご了承ください。